电视及实时可视信源切换处理方法技术

本发明专利技术公开了电视及实时可视信源切换处理方法，所述电视包括：多种信源接口、信源分配器、电视主板、多个视频处理板、显示面板、分别与电视主板、各视频处理板连接的FPGA芯片，将电视主板处理后的占满全屏主画面，及多个视频处理板转换成的多个子窗口预显画面进行合成，合成处理为在一个占满全屏的主画面显示多个子窗口预显画面的最终画面，输出显示数据给面板显示画面；FPGA芯片还用于接收电视主板发出的命令，以及FPGA向电视主板发出的请求命令。本发明专利技术在信源切换之前，其内容可预监视，而且内容是实时播放的，可预监多个信源节目；由于预监内容是实时播放的，用户可以准确把握切换的时间点，高效快捷。

Television and Real-time Visual Source Switching Processing Method

【技术实现步骤摘要】
电视及实时可视信源切换处理方法
本专利技术涉及电视
，具体涉及一种电视及实时可视信源切换处理方法。
技术介绍
电视机具有各种视频信号源（简称信源）接口，例如，多个HDMI接口、AV、VGA、多个USB接口以及LAN网络接口等。现有的电视，在信源切换之前是看不到节目的，节目内容不可预知，不方便用户操作使用。因此，现有技术还有待于改进和发展。
技术实现思路
鉴于上述现有技术的不足之处，本专利技术的目的在于提供一种电视及实时可视信源切换处理方法，本专利技术在信源切换之前，其内容可预监视，而且内容是实时播放的，可预监三个信源节目，根据该方法可扩展到三个以上预监信源节目。由于预监内容是实时播放的，用户可以准确把握切换的时间点，高效快捷，方便用户操作使用。为了达到上述目的，本专利技术采取了以下技术方案：一种电视，其中，包括：用于连接各种信号源的多种信源接口；与多种信源接口连接的信源分配器，用于将切换的其一路输入信源通过电路转换输出二路完全相同的信源，一路传输给电视主板，另一路传输给视频处理板；还用于将未切换的多路输入信源分别输出至多个视频处理板；与信源分配器连接的电视主板，用于将信源分配器传送来的其中一路信源处理成占满全屏主画面后发送给FPGA芯片，并接收操作指令处理后控制FPGA执行对应操作；与信源分配器分别连接的多个视频处理板，用于将输入的画面转换成FPGA芯片可接收的统一格式、并缩小到固定尺寸的可预监显示实时播放内容的子窗口预显画面，以用于在后续的子窗口中显示；分别与电视主板、各视频处理板连接的FPGA芯片，用于将电视主板处理后的占满全屏主画面，及多个视频处理板转换成的多个子窗口预显画面进行合成，合成处理为在一个占满全屏的主画面显示多个子窗口预显画面的最终画面，输出显示数据给面板显示画面；FPGA芯片还用于接收电视主板发出的命令，以及FPGA向电视主板发出的请求命令；与FPGA芯片连接的显示面板，用于将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面，进行显示。所述电视，其中，还包括：与FPGA芯片连接的DDR存储器，用于将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面进行数据缓存。所述电视，其中，所述信源分配器采用三个信源分配电路分别连接至三个视频处理板，用于对选定的三个输入信源进行转换，每一路信源转换输出二路完全相同的信源，分为两组，每组三个信源；一组传输给电视主板，另一组传输给三块视频处理板，每块视频处理板接收一路信源。所述电视，其中，所述视频处理板为三个，信源分配器使用三个信源分配电路，对选定的三个输入信源进行转换，每一路信源转换输出二路完全相同的信源，分为两组，每组三个信源；一组传输给电视主板，另一组传输给三块视频处理板，每块视频处理板接收一路信源。所述电视，其中，所述FPGA芯片还用接收5个视频信号：其中电视主板输出的1个主通道和1个辅助通道，以及3块视频处理板各自输出的视频信号，主通道信号即为占满全屏的主画面，其余4个视频信号都为小画面，取其中3个作为子窗口显示画面。所述电视，其中，所述统一格式为LVDS格式或VByOne格式。一种任一项所述电视的实时可视信源切换处理方法，其中，包括如下步骤：多个信源接口的多路信源信号输入到与各种信源接口连接的信源分配器；信源分配器将切换的其一路输入信源通过电路转换输出二路完全相同的信源，一路传输给电视主板，另一路传输给视频处理板；信源分配器还将未切换的多路输入信源分别输出至多个视频处理板；与信源分配器连接的电视主板将信源分配器传送来的其中一路信源处理成占满全屏主画面后发送给FPGA芯片，并接收操作指令处理后控制FPGA执行对应操作；与信源分配器分别连接的多个视频处理板、将输入的画面转换成FPGA芯片可接收的统一格式、并缩小到固定尺寸的可预监显示实时播放内容的子窗口预显画面，以用于在后续的子窗口中显示；分别与电视主板、各视频处理板连接的FPGA芯片、将电视主板处理后的占满全屏主画面，及多个视频处理板转换成的多个子窗口预显画面进行合成，合成处理为在一个占满全屏的主画面显示多个子窗口预显画面的最终画面，输出显示数据给面板显示画面；还通过FPGA芯片接收电视主板发出的命令，以及FPGA向电视主板发出的请求命令；与FPGA芯片连接的显示面板将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面，进行显示。所述实时可视信源切换处理方法，其中，还包括步骤：当FPGA芯片上电后进行初始化工作，初始化过程主要包括设置FPGA的内部寄存器和设置显示面板的工作参数；然后进入主程序，主程序仅显示主画面，仅显示电视主板送来的主通道画面；主程序期间，FPGA芯片判断是否接收到一级命令打开多窗；如果收到一级命令打开多窗，则打开三个子窗口；然后，FPGA判断是否接收到二级命令，二级命令只有两个：选中多窗和关闭多窗，只有接收到一级命令后，二级命令才被激活；如果接收到二级命令选中多窗命令，通过遥控器接收用户的操作指令选中某一子窗口，按下确认键后，FPGA向电视主板发出请求，将主画面切到相应信源，然后关闭所有子窗口，返回主程序，主画面通道切到相应信源。所述实时可视信源切换处理方法，其中，还包括步骤：如果接收到关闭多窗的二级命令，则直接关闭所有子窗口，返回主程序，主画面通道不变。所述实时可视信源切换处理方法，其中：所述统一格式为LVDS格式或VByOne格式。相较于现有技术，本专利技术提供的电视及实时可视信源切换处理方法，本专利技术实现其内容可预监视，而且内容是实时播放的，可预监三个信源节目，根据该方法可扩展到三个以上预监信源节目。由于预监内容是实时播放的，用户可以准确把握切换的时间点，高效快捷，体验极佳，提高了电视操作方便性。附图说明图1为本专利技术电视较佳实施例的功能模块图。图2是本专利技术实施例的电视FPGA程序执行流程示意图。图3是本专利技术实施例的电视主画面的结构示意图。图4是本专利技术实施例的电视打开三个可视信源的结构示意图。图5是本专利技术实施例的电视选中一个可视信源并切换的结构示意图。具体实施方式为使本专利技术的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例提供的一种电视，如图1所示，包括：多种信源接口(各种信源接口11)、信源分配器203、电视主板10、多个视频处理板（如图1所示的204、205和206）、显示面板12、分别与电视主板10、各视频处理板连接的FPGA芯片201。本专利技术实施例中，多种信源接口(各种信源接口11)用于连接各种信号源的；例如，多个HDMI接口、AV、VGA、多个USB接口以及LAN网络接口等。所述信源分配器203与多种信源接口(各种信源接口11)连接的，用于将切换的其一路输入信源通过电路转换输出二路完全相同的信源，一路传输给电视主板10，另一路传输给视频处理板；还用于将未切换的多路输入信源分别输出至多个视频处理板（如图1所示的204、205和206）。电视主板10与信源分配器203连接，用于将信源分配器203传送来的其中一路信源处理成占满全屏主画面后发送给FPGA芯片201，并接收操作指令本文档来自技高网...

【技术保护点】
1.一种电视，其特征在于，包括：用于连接各种信号源的多种信源接口；与多种信源接口连接的信源分配器，用于将切换的其一路输入信源通过电路转换输出二路完全相同的信源，一路传输给电视主板，另一路传输给视频处理板；还用于将未切换的多路输入信源分别输出至多个视频处理板；与信源分配器连接的电视主板，用于将信源分配器传送来的其中一路信源处理成占满全屏主画面后发送给FPGA芯片，并接收操作指令处理后控制FPGA执行对应操作；与信源分配器分别连接的多个视频处理板，用于将输入的画面转换成FPGA芯片可接收的统一格式、并缩小到固定尺寸的可预监显示实时播放内容的子窗口预显画面，以用于在后续的子窗口中显示；分别与电视主板、各视频处理板连接的FPGA芯片，用于将电视主板处理后的占满全屏主画面，及多个视频处理板转换成的多个子窗口预显画面进行合成，合成处理为在一个占满全屏的主画面显示多个子窗口预显画面的最终画面，输出显示数据给面板显示画面；FPGA芯片还用于接收电视主板发出的命令，以及FPGA向电视主板发出的请求命令；与FPGA芯片连接的显示面板，用于将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面，进行显示。...

【技术特征摘要】
1.一种电视，其特征在于，包括：用于连接各种信号源的多种信源接口；与多种信源接口连接的信源分配器，用于将切换的其一路输入信源通过电路转换输出二路完全相同的信源，一路传输给电视主板，另一路传输给视频处理板；还用于将未切换的多路输入信源分别输出至多个视频处理板；与信源分配器连接的电视主板，用于将信源分配器传送来的其中一路信源处理成占满全屏主画面后发送给FPGA芯片，并接收操作指令处理后控制FPGA执行对应操作；与信源分配器分别连接的多个视频处理板，用于将输入的画面转换成FPGA芯片可接收的统一格式、并缩小到固定尺寸的可预监显示实时播放内容的子窗口预显画面，以用于在后续的子窗口中显示；分别与电视主板、各视频处理板连接的FPGA芯片，用于将电视主板处理后的占满全屏主画面，及多个视频处理板转换成的多个子窗口预显画面进行合成，合成处理为在一个占满全屏的主画面显示多个子窗口预显画面的最终画面，输出显示数据给面板显示画面；FPGA芯片还用于接收电视主板发出的命令，以及FPGA向电视主板发出的请求命令；与FPGA芯片连接的显示面板，用于将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面，进行显示。2.根据权利要求1所述电视，其特征在于，还包括：与FPGA芯片连接的DDR存储器，用于将经过FPGA芯片处理后的一个占满全屏的主画面显示多个子窗口预显画面的最终画面进行数据缓存。3.根据权利要求1所述电视，其特征在于，所述信源分配器采用三个信源分配电路分别连接至三个视频处理板，用于对选定的三个输入信源进行转换，每一路信源转换输出二路完全相同的信源，分为两组，每组三个信源；一组传输给电视主板，另一组传输给三块视频处理板，每块视频处理板接收一路信源。4.根据权利要求3所述电视，其特征在于，所述视频处理板为三个，信源分配器使用三个信源分配电路，对选定的三个输入信源进行转换，每一路信源转换输出二路完全相同的信源，分为两组，每组三个信源；一组传输给电视主板，另一组传输给三块视频处理板，每块视频处理板接收一路信源。5.根据权利要求4所述电视，其特征在于，所述FPGA芯片还用接收5个视频信号：其中电视主板输出的1个主通道和1个辅助通道，以及3块视频处理板各自输出的视频信号，主通道信号即为占满全屏的主画面，其余4个视频信号都为小画面，取其中3个作为子窗口显示画面。6.根据权利要求1所述电视，其特征在于，所述...

【专利技术属性】
技术研发人员：梁宁，郭斌，
申请(专利权)人：深圳康佳电子科技有限公司，
类型：发明
国别省市：广东,44