一种基于RISC-V的边缘计算硬件架构制造技术

本发明专利技术公开了一种基于RISC‑V的边缘计算硬件架构,包括：基于RISC‑V指令集的边缘计算控制器，用于实现对CNN硬件加速器的控制，对CNN硬件加速器运算的结果进行处理；一种通信协议接口，实现了基于RISC‑V的控制器与CNN硬件加速器之间的数据通信；CNN硬件加速器，用于实现对指定存储器中的数据进行卷积处理，将CNN加速器运算后的结果发送给控制器。本公开的技术方案借助RISC‑V指令集的开放免费，简洁和模块化的特点，解决了在边缘计算设备端对设备的低功耗，低面积和低成本的高需求问题，同时由于RISC‑V指令集具有独立扩展性和良好的向后兼容性，将基于RISC‑V指令集设计的处理器应用在移动边缘设备端可以解决传统的MCU由于编程性的限制而无法进行轻量级人工智能处理的问题。

A Hardware Architecture for Edge Computing Based on RISC-V

【技术实现步骤摘要】
一种基于RISC-V的边缘计算硬件架构
本专利技术涉及计算机领域，更具体的，涉及一种基于RISC-V的边缘计算硬件架构。
技术介绍
随着互联网的快速发展，以互联网为核心的物联网应用也得到了快速发展。大量的物联网设备分布在边缘端，这些边缘设备每时每刻都会产生大量的数据，并将这些庞大的数据传输至云端进行处理。而云数据中心通常难以处理海量边缘设备传来的数据，同时也很难满足边缘端对实时性的需求，从而导致物联网设备出现网络阻塞，高延时和低服务质量等问题。而边缘计算，是为了应对传统的云计算在边缘设备应用中面临的问题而产生的。边缘计算在数据源端提供计算、存储、网络带宽等服务，通过将部分或者全部的处理数据放到数据源端，能够减少大规模分布式站点给应用程序带来的影响，从而将数据的价值实现最大化。边缘计算的引入，也使得对边缘设备具有较高的要求，具体的技术问题如下：1、成本高：目前市面主流的处理器芯片都价格不菲，如果边缘设备进行人工智能处理，再引入GPU，成本将非常昂贵。2、面积大和功耗高：由于边缘设备的应用场景，使得边缘设备对低功耗和小面积等性能具有很高的要求。而现有的处理器需要兼顾以前的版本，同时由于使用的指令集，与同性能RISC-V指令集设计的处理器相比，需要消耗更多的逻辑电路。进而在功耗和面积上的代价更高。3、在移动边缘设备端，传统的MCU和嵌入式CPU由于其片内存储和外设限制等问题，并不能完成人工智能应用。
技术实现思路
为了解决现有技术边缘计算对边缘设备具有较高的要求的不足，本专利技术提供了一种基于RISC-V的边缘计算硬件架构。为实现以上专利技术目的，采用的技术方案是：一种基于RISC-V的边缘计算硬件架构，包括基于RISC-V指令集的处理器、CNN硬件加速器以及通信协议接口；所述的基于RISC-V指令集的处理器与通信协议接口相连接，所述的通信协议接口与CNN硬件加速器相连接；所述的基于RISC-V指令集的处理器用于实现对CNN硬件加速器的控制，同时对CNN计算完的结果进行处理；所述的CNN硬件加速器用于接收基于RISC-V指令集的处理器的命令，对数据进行卷积计算，并将计算结果传送给基于RISC-V指令集的处理器；所述的通信协议接口用于实现所述RISC-V指令集的处理器与CNN硬件加速器之间的通信。优选的，所述的基于RISC-V指令集的处理器包括：取指模块、执行模块、访存模块、数据存储器模块以及外设通信模块；所述的执行模块分别与取指模块和访存模块相连接，所述的数据存储器模块以及外设通信模块分别与访存模块相连接，所述的外设通信模块与通信协议接口相连接；所述的取指模块用于对指令进行部分译码，进行分支预测和生成下个取指地址；所述的执行模块用于对取指阶段过来的指令进行译码和派遣到不同的运算单元执行，将运算的结果写回到寄存器；所述的访存模块用于将要访存的指令进行仲裁，决定指令访问的存储器和外设；所述的数据存储器模块用于存储指令需要访存的数据信息；所述的外设通信模块用于与外部CNN硬件加速器实现通信。优选的，所述的取指模块包括：指令取指模块、指令取指控制模块以及指令存储器；所述的指令存储器与指令取指控制模块相连接，所述的指令取指模块的第一端口与指令取指控制模块相连接，所述的指令取指控制模块的第二端口以及第三端口分别与执行模块相连接；指令取指模块，用于下条指令的地址的生成，用于对指令进行部分译码和简单预测；指令取指控制模块，用于对指令取指模块传来的指令地址进行操作，向指令存储器发起取指操作；指令存储器，用于存储指令，根据指令取指控制模块发过来的操作信息，返回相应的指令。优选的，所述的执行模块包括：译码模块、指令派遣模块、长指令相关性模块、运算单元、指令交付模块、状态寄存器模块、指令写回模块，所述的运算单元分别与指令交付模块、状态寄存器模块、指令写回模块、指令派遣模块以及访存模块相连接，所述的译码模块分别与指令取指模块的第二端口以及指令派遣模块相连接；所述的长指令相关性模块分别与指令派遣模块以及指令写回模块相连接，所述的指令写回模块分别与访存模块以及指令交付模块相连接，所述的指令交付模块分别与指令取指模块的第三端口、状态寄存器模块相连接；译码模块，用于对指令进行译码，将译码出的信息发送给派遣模块；指令派遣模块，用于对指令译码出的信息分析，将信息派遣到不同的运算单元。长指令相关性模块，用于记录长指令的相关信息，判断当前指令是否存在数据冲突，并将判断结果返回给派遣模块；运算单元模块，用于负责具体指令执行控制和运算，并将运算结果发送给指定单元；指令交付模块，用于负责指令执行中的分支预测，异常和中断处理，决定是否将处理后的信息发送给取指模块；状态寄存器模块，用于定义控制和状态寄存器，记录运行状态，决定是否将相关信息发送给交付模块；指令写回模块，用于将指令写回信息写回给相关寄存器，并将执行结果发送给指定模块。优选的，所述的CNN硬件加速器包括：通信控制模块、数据抓取模块、特征映射存储器、FIFO模块、卷积核存储器以及处理引擎模块；所述的通信控制模块分别与通信协议接口、数据抓取模块以及处理器引擎模块相连接；所述的FIFO模块分别与数据抓取模块以及处理器引擎模块相连接，所述的数据抓取模块与特征映射存储器相连接，所述的处理器引擎模块与卷积核存储器相连接；通信控制模块，用于接收来自通信协议接口发送过来的数据信息，将数据解析并配置相应寄存器的值，同时接收处理引擎模块发送过来的反馈信息，决定是否向通信协议接口反馈使能信息和数据；数据抓取模块，用于获取所述基于RISC-V处理器传来的指令，对其译码，向特征映射存储器获取数据，将数据传送给FIFO模块；特征映射存储器，用于对图片视频等多维数据按照指定格式存储于存储器中；FIFO模块，用于存储数据抓取模块传来的数据，并将先存储的数据发送给处理引擎模块执行；卷积核存储器，用于将卷积核矩阵按照特定的格式存储，并按要求将数据传输给处理引擎模块；处理引擎模块，用于将所述FIFO模块和所述卷积核存储器传来的数据进行点乘运算，并将运算结果传回所述基于RISC-V处理器。与现有技术相比，本专利技术的有益效果是：本专利技术基于RISC-V指令集设计的处理器，都是以低功耗，小面积的的性能需求而设计的，具体体现在分支预测的方式，独立的时钟门控，寄存器组的设计，执行模块的数据通路复用，数据和指令存储器的使用等方面。同时由于RISC-V简洁的特点，以及在指令集设计时规避了多年来处理器设计常见的问题和不用考虑向后兼容等问题，使得在所述RISC-V处理器设计中节省了大量的电路，大大降低了功耗和减少了面积。在移动边缘设备端，相对于传统的MCU，本专利技术可以实现在低功耗的情况下控制CNN硬件加速器进行人工智能处理。附图说明图1为本专利技术一种基于RISC-V的边缘计算硬件架构的框图；图2为本专利技术一种基于RISC-V的边缘计算硬件架构的内部连接框图。具体实施方式附图仅用于示例性说明，不能理解为对本专利的限制；以下结合附图和实施例对本专利技术做进一步的阐述。实施例1如图1所示，一种基于RISC-V的边缘计算硬件架构100包括：基于RISC-V指令集的处理器110、与基于RISC-V指令集的处理器110连接的通信协议接口120以及与通信协议接口120连接的CNN本文档来自技高网...

【技术保护点】
1.一种基于RISC‑V的边缘计算硬件架构，其特征在于，包括基于RISC‑V指令集的处理器、CNN硬件加速器以及通信协议接口；所述的基于RISC‑V指令集的处理器与通信协议接口相连接，所述的通信协议接口与CNN硬件加速器相连接；所述的基于RISC‑V指令集的处理器用于实现对CNN硬件加速器的控制，同时对CNN计算完的结果进行处理；所述的CNN硬件加速器用于接收基于RISC‑V指令集的处理器的命令，对数据进行卷积计算，并将计算结果传送给基于RISC‑V指令集的处理器；所述的通信协议接口用于实现所述RISC‑V指令集的处理器与CNN硬件加速器之间的通信。

【技术特征摘要】
1.一种基于RISC-V的边缘计算硬件架构，其特征在于，包括基于RISC-V指令集的处理器、CNN硬件加速器以及通信协议接口；所述的基于RISC-V指令集的处理器与通信协议接口相连接，所述的通信协议接口与CNN硬件加速器相连接；所述的基于RISC-V指令集的处理器用于实现对CNN硬件加速器的控制，同时对CNN计算完的结果进行处理；所述的CNN硬件加速器用于接收基于RISC-V指令集的处理器的命令，对数据进行卷积计算，并将计算结果传送给基于RISC-V指令集的处理器；所述的通信协议接口用于实现所述RISC-V指令集的处理器与CNN硬件加速器之间的通信。2.根据权利要求1中所述的一种基于RISC-V的边缘计算硬件架构，其特征在于，所述的基于RISC-V指令集的处理器包括：取指模块、执行模块、访存模块、数据存储器模块以及外设通信模块；所述的执行模块分别与取指模块和访存模块相连接，所述的数据存储器模块以及外设通信模块分别与访存模块相连接，所述的外设通信模块与通信协议接口相连接；所述的取指模块用于对指令进行部分译码，进行分支预测和生成下个取指地址；所述的执行模块用于对取指阶段过来的指令进行译码和派遣到不同的运算单元执行，将运算的结果写回到寄存器；所述的访存模块用于将要访存的指令进行仲裁，决定指令访问的存储器和外设；所述的数据存储器模块用于存储指令需要访存的数据信息；所述的外设通信模块用于与外部CNN硬件加速器实现通信。3.根据权利要求2中所述的一种基于RISC-V的边缘计算硬件架构，其特征在于，所述的取指模块包括：指令取指模块、指令取指控制模块以及指令存储器；所述的指令存储器与指令取指控制模块相连接，所述的指令取指模块的第一端口与指令取指控制模块相连接，所述的指令取指控制模块的第二端口以及第三端口分别与执行模块相连接；指令取指模块，用于下条指令的地址的生成，用于对指令进行部分译码和简单预测；指令取指控制模块，与指令取指模块连接，用于对指令取指模块传来的指令地址进行操作，向指令存储器发起取指操作；指令存储器，与指令取指控制模块连接，用于存储指令，根据指令取指控制模块发过来的操作信息，返回相应的指令。4.根据权利要求3中所述的一种基于RISC-V的边缘计算硬件架构，其特征在于，所述的执行模块包括：译码模块、指令派遣模块、长指令相关性模块、运算单元、指令交付模块、状态寄存器...

【专利技术属性】
技术研发人员：谭洪舟，廖普辉，路崇，何逸飞，梁羽开，魏新元，谢舜道，周永坤，黎梓宏，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东,44