电子装置及使用其处理指令的方法制造方法及图纸

本发明专利技术提供一种电子装置，包含：存储器；以及处理器，配置成当相同操作码在定义于存储器中的一或多个槽中使用时在应用程序编译中基于相同操作码产生指令码。也提供一种使用电子装置处理指令的方法。

Electronic devices and methods of using them to process instructions

【技术实现步骤摘要】
电子装置及使用其处理指令的方法相关申请案的交叉参考本申请要求于2017年12月5日向韩国知识产权局提交的韩国专利申请第10-2017-0165725号的优先权，所述申请的全部内容以引用的方式并入本文中。
本专利技术概念涉及一种电子装置及使用电子装置处理指令的方法，且更具体地说，涉及一种处理将由超长指令字(verylonginstructionword,VLIW)处理器执行的指令的方法。
技术介绍
一般来说，超长指令字(VLIW)处理器可用于数字信号处理器(digitalsignalprocessor,DSP)中，所述数字信号处理器处理例如快速傅立叶变换(fastFouriertransform,FFT)、数字滤波等常规操作。举例来说，VLIW处理器可将多个操作放置于一个长指令中且对所述指令执行指令级并行(instructionlevelparallelism,ILP)。这类VLIW处理器可使用于应用中，例如需要改进效能及快速处理时间的多媒体及移动通信，这是因为VLIW处理器每个周期可处理多个指令。VLIW架构是嵌入系统中频繁使用的处理器架构，且程序代码大小是嵌入系统中的重要考虑因素。随着程序代码大小增大，提取指令的次数增加。因此，高速缓存未命中率因此增大，从而降低处理器性能。
技术实现思路
根据本专利技术概念的各种实施例的电子装置产生新的VLIW指令以在相同操作码在VLIW处理器中的两个或多于两个槽中使用时减少相同操作码的冗余。本专利技术概念的实施例提供一种电子装置，包含：存储器；以及处理器，配置成确定根据指令集架构(ISA)配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码，以及当所述两个或多于两个槽具有所述相同第一操作码时，所述处理器更配置成产生由以下构成的指令码：所述相同第一操作码及具有所述相同第一操作码的所述槽中的一个的寄存器索引字段、除所述槽中的所述一个以外的具有所述相同第一操作码的所述槽中的至少一个的至少一个寄存器索引字段，以及状态位。本专利技术概念的实施例进一步提供一种处理电子装置的指令的方法，所述电子装置包含存储器及处理器。方法包含通过所述处理器确定根据存储于存储器中的指令集架构(ISA)配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码；以及当所述两个或多于两个槽具有所述相同第一操作码时，通过所述处理器产生由以下构成的指令码：所述相同第一操作码及具有所述相同第一操作码的所述槽中的一个的寄存器索引字段、除所述一个槽以外的具有所述相同第一操作码的所述槽中的至少一个的至少一个寄存器索引字段，以及状态位。本专利技术概念的实施例另外提供一种电子装置，包含：存储器，配置成存储指令集架构(ISA)；以及处理器，配置成确定根据指令集架构(ISA)配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码，其中所述槽中的每一个包括操作码字段及寄存器索引字段，以及当所述两个或多于两个槽具有所述相同第一操作码时，所述处理器更配置成产生包含所述相同第一操作码的单次出现、所述两个或多于两个槽的所述寄存器索引字段，以及状态位的指令码。附图说明本专利技术概念的上述以及其它方面和特征在参考附图的其详细示例性实施例中将变得更加显而易见，在附图中：图1示出根据本专利技术概念的实施例的网络环境中的电子装置的框图。图2示出根据本专利技术概念的实施例绘示用于处理指令的电子装置的框图。图3示出根据本专利技术概念的实施例绘示用于处理指令的执行单元的配置的图式。图4A示出根据本专利技术概念的实施例绘示用于所产生汇编代码中的“VMULv1,v2,v3”、“VMULv4,v5,v6”、“VMULv7,v8,v9”以及“VMULv10,v11,v12”的指令集架构(ISA)的图式。图4B示出根据本专利技术概念的实施例绘示第一槽到第四槽的图式。图5A示出根据本专利技术概念的实施例的产生及解码指令码的方法的说明图。图5B示出根据本专利技术概念的实施例的产生及解码指令码的方法的说明图。图6示出根据本专利技术概念的实施例的产生指令码的方法的流程图。图7示出根据本专利技术概念的实施例的解码新指令码的方法的流程图。附图标号说明100：网络环境；101、102、104、200：电子装置；108：服务器；120、210：处理器；121：主处理器；123：协处理器；130、230：存储器；132：易失性存储器；134：非易失性存储器；136：内部存储器；138：外部存储器；140：程序；142：操作系统；144：中间件；146：应用程序；150：输入装置；155：声音输出装置；160：显示装置；170：音频模块；176：传感器模块；177：接口；178：连接端子；179：触觉模块；180：相机模块；188：电源管理模块；189：电池；190：通信模块；192：无线通信模块；194：有线通信模块；196：用户识别模块；197：天线模块；198：第一网络；199：第二网络；211：指令提取单元；213：扩展逻辑；215：指令解码器；217：第一执行单元；219：第二执行单元；221：第三执行单元；223：第四执行单元；225：通用寄存器；231：程序存储器；233：数据存储器；310、320、330、340、410、420、430、440、510、520、530、540：槽；311、321、331、341、411、421、431、441、451、511、521、531、541、551、561：操作码；313、315、317、323、325、327、333、335、337、343、345、347、413、423、433、443、455、457、459、461、513、523、533、543、555、557、559、563：寄存器索引字段；450、550：所提取指令码；453、471、473、475、477、479、553、571、573、577、579、581：状态位；601、603、701、703、705、707：操作。具体实施方式下文中，将参考随附图式描述本专利技术概念的实例实施例。如在本专利技术概念的领域中传统的，可就执行所描述的一种或多种功能的块来说描述和示出实施例。在本文中可称作单元或模块等的这些块通过模拟电路和/或数字电路实体地实施，所述模拟电路和/或数字电路如逻辑门、集成电路、微处理器、微控制器、存储电路、无源电子组件、有源电子组件、光学组件、硬接线电路等等，且可视情况由固件和/或软件驱动。举例来说，电路可在一个或多个半导体芯片中或在如印刷电路板等衬底支撑件上实施。构成块的电路可由专用硬件或由处理器(例如，一个或多个已编程微处理器和相关联电路)，或由用以执行块的一些功能的专用硬件及用以执行所述块的其它功能的处理器的组合实施。实施例的每个块可在不脱离本专利技术概念的范围的情况下实体地分离成两个或多于两个交互且离散的块。同样，实施例的块可在不脱离本专利技术概念的范围的情况下实体地组合成更复杂的块。图1示出根据本专利技术概念的实施例的网络环境100中的电子装置101的框图。参考图1，在网络环境100中，电子装置101可通过第一网络198(例如，短程无线通信)与电子装置102通信或可通过第二网络199(例如，长程无线通信)与电子装置104或服务器108通本文档来自技高网...

【技术保护点】
1.一种电子装置，包括：存储器；以及处理器，配置成确定根据指令集架构配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码，以及当所述两个或多于两个槽具有所述相同第一操作码时，所述处理器更配置成产生由以下构成的指令码：所述相同第一操作码及具有所述相同第一操作码的所述槽中的一个的寄存器索引字段、除所述槽中的所述一个以外的具有所述相同第一操作码的所述槽中的至少一个的至少一个寄存器索引字段，以及状态位。

【技术特征摘要】
2017.12.05 KR 10-2017-01657251.一种电子装置，包括：存储器；以及处理器，配置成确定根据指令集架构配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码，以及当所述两个或多于两个槽具有所述相同第一操作码时，所述处理器更配置成产生由以下构成的指令码：所述相同第一操作码及具有所述相同第一操作码的所述槽中的一个的寄存器索引字段、除所述槽中的所述一个以外的具有所述相同第一操作码的所述槽中的至少一个的至少一个寄存器索引字段，以及状态位。2.根据权利要求1所述的电子装置，其中所述状态位包括指示一或多个槽的所述寄存器索引字段中的一或多个的操作码是否与所述相同第一操作码相同的一或多个字段及指示所述指令码是否是基于所述相同第一操作码产生的字段。3.根据权利要求1所述的电子装置，其中所述处理器配置成从所述存储器提取指令码，且基于所提取的所述指令码的状态位确定所提取的所述指令码是否是基于相同第二操作码产生。4.根据权利要求3所述的电子装置，其中当所提取的所述指令码是基于所述相同第二操作码产生时，所述处理器配置成检查所提取的所述指令码的所述状态位当中对应于字段的至少一个寄存器索引字段的值，将所述相同第二操作码扩展到其中对应于所述至少一个寄存器索引字段的所述值经激活的槽中，以及基于扩展的所述相同第二操作码解码基于所述相同第二操作码产生的所提取的所述指令码。5.根据权利要求4所述的电子装置，其中在扩展所述相同第二操作码之后，所述处理器配置成解码定义于所述存储器中的所述指令集架构中的所提取的所述指令码。6.根据权利要求1所述的电子装置，其中所述处理器是由多个槽构成的超长指令字处理器。7.一种处理包括存储器及处理器的电子装置的指令的方法，所述方法包括：通过所述处理器确定根据存储于所述存储器中的指令集架构配置的指令的执行单元的两个或多于两个槽在应用程序编译中是否具有相同第一操作码；以及当所述两个或多于两个槽具有所述相同第一操作码时，通过所述处理器产生由以下构成的指令码：所述相同第一操作码及具有所述相同第一操作码的所述槽中的一个的寄存器索引字段、除所述槽中的所述一个以外的具有所述相同第一操作码的所述槽中的至少一个的至少一个寄存器索引字段，以及状态位。8.根据权利要求7所述的方法，其中所述状态位包括指示一或多个槽的所述寄存器索引字段中的一或多个的操作码是否与所述相同第一操作码相同的一或多个字段及指示所述指令码是否是基于所述相同第一操作码产生的字段。9.根据权利要求7所述的方法，更包括：通过所述处理器从所述存储器提取指令码；以及...

【专利技术属性】
技术研发人员：金煇洙，权赫敏，金源真，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR