用于计算两个区块操作数中的半字节的数量积的系统和方法技术方案

所公开的实施例涉及计算区块操作数中的半字节的数量积。在一个示例中，一种处理器包括解码电路，其要解码区块数量积指令，所述区块数量积指令具有用于操作码、用于标识M×N目的地矩阵的目的地标识符、用于标识M×K第一源矩阵的第一源标识符以及用于标识K×N第二源矩阵的第二源标识符的字段，所述矩阵中的每一个都包含双字元素；以及执行电路，其要执行所解码的指令以对所标识的目的地矩阵的每个元素(M,N)实行K次流程，以便通过将所标识的第一源矩阵的双字元素(M,K)的每个半字节乘以所标识的第二源矩阵的双字元素(K,N)的对应半字节来产生八个乘积以及用双字元素(M,N)的先前内容累加这八个乘积并使之饱和。

System and Method for Calculating the Quantity Product of Half Bytes in Two Block Operators

【技术实现步骤摘要】
用于计算两个区块操作数中的半字节的数量积的系统和方法
本专利技术的领域一般涉及计算机处理器架构，并且更具体地涉及用于计算两个区块操作数中的半字节的数量积的系统和方法。
技术介绍
矩阵在诸如机器学习和其他批量数据处理之类的许多计算任务中越来越重要。附图说明通过示例而非限制的方式在附图的各图中例示本专利技术，其中相同的附图标记指示相似的元素，并且其中：图1A例示了经配置的区块的实施例；图1B例示了经配置的区块的实施例；图2例示了矩阵存储的几个示例；图3例示了利用矩阵（区块）操作加速器的系统的实施例；图4和图5示出了如何使用矩阵操作加速器来共享存储器的不同实施例；图6例示了使用区块的矩阵乘法累加操作（“TMMA”）的实施例；图7例示了链式融合乘法累加指令的迭代的执行的子集的实施例；图8例示了链式融合乘法累加指令的迭代的执行的子集的实施例；图9例示了链式融合乘法累加指令的迭代的执行的子集的实施例；图10例示了链式融合乘法累加指令的迭代的执行的子集的实施例；图11例示了根据实施例的大小为2的乘方的（power-of-twosized）SIMD实施方式，其中累加器使用大于到乘法器的输入的输入大小本文档来自技高网...

【技术保护点】
1. 一种处理器，包括：解码电路，其要解码区块数量积指令，所述区块数量积指令具有用于操作码、用于标识M×N目的地矩阵的目的地标识符、用于标识M×K第一源矩阵的第一源标识符以及用于标识K×N第二源矩阵的第二源标识符的字段，所述矩阵中的每一个都要包含双字元素；以及执行电路，其要通过对所标识的目的地矩阵的每个元素(M, N)实行K次流程来执行所解码的指令，所述流程包括：通过将所标识的第一源矩阵的双字元素(M, K)的每个半字节乘以所标识的第二源矩阵的双字元素(K, N)的对应半字节来产生八个乘积；以及用所标识的目的地矩阵的双字元素(M, N)的先前内容累加所述八个乘积并使之饱和。

【技术特征摘要】
2017.12.29 US 15/8589161.一种处理器，包括：解码电路，其要解码区块数量积指令，所述区块数量积指令具有用于操作码、用于标识M×N目的地矩阵的目的地标识符、用于标识M×K第一源矩阵的第一源标识符以及用于标识K×N第二源矩阵的第二源标识符的字段，所述矩阵中的每一个都要包含双字元素；以及执行电路，其要通过对所标识的目的地矩阵的每个元素(M,N)实行K次流程来执行所解码的指令，所述流程包括：通过将所标识的第一源矩阵的双字元素(M,K)的每个半字节乘以所标识的第二源矩阵的双字元素(K,N)的对应半字节来产生八个乘积；以及用所标识的目的地矩阵的双字元素(M,N)的先前内容累加所述八个乘积并使之饱和。2.根据权利要求1所述的处理器，其中，所述执行电路进一步要在出现故障条件时生成故障，所述故障条件包括以下中的任何一个或多个：所标识的第一和第二源矩阵中的一个或多个具有被设置为TRUE的PAIR参数；所标识的第一和第二源矩阵中的一个或多个具有未被设置为TRUE的VALID参数；所标识的目的地矩阵具有与所标识的第一源矩阵的行数不同的行数；所标识的目的地矩阵具有与所标识的第二源矩阵的列数不同的列数；以及所标识的第一源、第二源和目的地矩阵中的一个或多个具有超出最大尺寸的尺寸，所述尺寸包括矩阵的行和列的数量。3.根据权利要求1所述的处理器，其中，所述执行电路进一步要基于所述半字节的符号对正在相乘的每个半字节进行符号扩展或零扩展。4.根据权利要求1所述的处理器，其中，所述饱和包括有符号饱和或无符号饱和，这取决于所述八个乘积的符号。5.根据权利要求1所述的处理器，其中，将每次半字节相乘的结果存储在双字寄存器中。6.根据权利要求1-5中的任一项所述的处理器，其中，M是2、4、8和16中的一个，N是2、4、8、16和32中的一个，并且K是1、2、4、8和16中的一个。7.根据权利要求1-5中的任一项所述的处理器，其中，所述执行电路在对所标识的目的地矩阵的每个元素(M,N)实行所述流程之后保存状态，并且在故障的情况下，在从所述故障恢复之后使用所保存的状态来继续执行所述K次流程；其中，所述状态至少包括目的地矩阵行指针和目的地矩阵元素指针。8.根据权利要求1-5中的任一项所述的处理器，其中，所标识的第一和第二源矩阵各自使用寄存器集合和多个存储器位置中的一个来表示矩阵。9.根据权利要求1-5中的任一项所述的处理器，其中，所标识的目的地矩阵使用寄存器集合和多个存储器位置中的一个来表示矩阵。10.根据权利要求1-5中的任一项所述的处理器，其中，所述操作码进一步指示第一和第二源矩阵中的每一个是包含有符号元素还是无符号元素。11.一种方法，包括：通过解码电路来解码区块数量积指令，所述区块数量积指令具有用于操作码、用于标识M×N目的地矩阵的目的地标识符、用于标识M×K第一源矩阵的第一源标识符以及用于标识K×N第二源矩阵的第二源标识符的字段，所述矩阵中的每一个都要包含双字元素；以及通过执行电路来通过对所标识的目的地矩阵的每个元素(M,N)实行K次流程来执行所解码的指令，所述流程包括：通过将所标识的第一源矩阵的双字元素(M,K)的每个半字节乘以所标识的第二源矩阵的双字元素(K,N)的对应半字节来产生八个乘积；以及用所标识的目的地矩阵的双字元素(M,N)的先前内容累加所述八个乘积并使之饱和。12.根...

【专利技术属性】
技术研发人员：R萨德，S鲁巴诺维奇，A格拉德斯坦，Z斯珀伯，A海内克，R瓦伦丁，MJ查尼，B托尔，J科巴尔，E奥尔德艾哈迈德瓦尔，M阿德尔曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US