像素电路与显示装置制造方法及图纸

本发明专利技术公开了一种像素电路，包含发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管电性连接驱动晶体管的第二端及控制端，并根据第一补偿控制信号导通或关闭。电容耦合电路具有第一端、第一节点及第二节点。第二节点电性连接于驱动晶体管的控制端。第一开关晶体管的第一端用以接收数据信号，第一开关晶体管的第二端电性连接第一节点。

Pixel Circuit and Display Device

【技术实现步骤摘要】
像素电路与显示装置
本揭示内容关于一种像素电路与显示装置，特别是一种可补偿驱动晶体管的临界电压变异的像素电路。
技术介绍
低温多晶硅薄膜晶体管(lowtemperaturepoly-siliconthin-filmtransistor)具有高载子迁移率与尺寸小的特点，适合应用于高解析度、窄边框以及低耗电的显示面板。目前业界广泛使用准分子激光退火(excimerlaserannealing)技术来形成低温多晶硅薄膜晶体管的多晶硅薄膜。然而，由于准分子激光每一发的扫描功率并不稳定，不同区域的多晶硅薄膜会具有晶粒尺寸与数量的差异。因此，于显示面板的不同区域中，低温多晶硅薄膜晶体管的特性便会不同。例如，不同区域的低温多晶硅薄膜晶体管会有着不同的临界电压(thresholdvoltage)。目前业界广泛使用像素内补偿的技术方案，以克服上述临界电压变异的问题。然而，具有像素内补偿功能的像素电路具有复杂的电路结构，使得相关的显示面板的开口率低下。
技术实现思路
本揭示内容的一态样系一种像素电路，包含发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管具有第一端、第二端与控制端。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管具有第一端、第二端与控制端。补偿晶体管的第二端电性连接于发光二极管，补偿晶体管的控制端用以接收第一补偿控制信号。电容耦合电路具有第一端、第一节点及第二节点。电容耦合电路的第一端电性连接参考电压源，电容耦合电路的第二节点电性连接于驱动晶体管的控制端与补偿晶体管的第一端。第一开关晶体管具有第一端、第二端与控制端。第一开关晶体管的第一端用以接收数据信号，第一开关晶体管的第二端电性连接第一节点。第一开关晶体管的控制端用以接收栅极信号。本揭示内容的另一态样系一种像素电路。像素电路包含发光二极管、驱动晶体管、补偿晶体管及电容耦合电路。驱动晶体管具有第一端、第二端与控制端。驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接于发光二极管，驱动晶体管的控制端用以接收驱动电压，以根据驱动电压输出电源信号至发光二极管。在一重置期间中，驱动晶体管被关断，使得发光二极管上的电压放电。补偿晶体管用以根据第一补偿信号选择性地导通驱动晶体管的控制端及第二端。电容耦合电路具有第一节点与第二节点。在补偿期间，电容耦合电路的第一节点用以接收数据信号，电容耦合电路的第二节点电性连接至驱动晶体管的控制端。当电容耦合电路的第一节点接收数据信号时，驱动电压的电压电平相应于数据信号的电压电平变化而变化。本揭示内容的又一态样系一种显示装置。显示装置包含多条栅极线、多条数据线、第一补偿控制线及多个像素电路。该些栅极线用以分别传送一栅极信号。该些数据线用以分别传送一数据信号。第一补偿控制线用以传送一第一补偿控制信号。该些像素电路分别排列为一阵列形状，且该些像素电路中的至少一个包含：发光二极管、驱动晶体管、补偿晶体管、电容耦合电路及第一开关晶体管。驱动晶体管具有第一端、第二端与控制端，驱动晶体管的第一端用以接收电源信号，驱动晶体管的第二端电性连接发光二极管。补偿晶体管具有第一端、第二端与控制端，补偿晶体管的第二端电性连接于发光二极管，补偿晶体管的控制端电性连接至第一补偿控制线，用以接收第一补偿控制信号。电容耦合电路具有第一端、第一节点及第二端，电容耦合电路的第一端电性连接参考电压源，电容耦合电路的第二端电性连接于驱动晶体管的控制端与补偿晶体管的第一端。第一开关晶体管具有第一端、第二端与控制端，第一开关晶体管的第一端电性连接至些数据线的其中一条，用以接收数据信号。第一开关晶体管的第二端电性连接第一节点，第一开关晶体管的控制端电性连接于该些栅极线的其中一条，用以接收栅极信号。本揭示内容的像素电路与显示装置，能通过电容耦合电路中多个电容间的电容耦合效应，对驱动晶体管的控制端进行补偿，以克服驱动晶体管的临界电压变异的问题，且使像素电路具有精简的电路架构。附图说明图1为根据本揭示内容的部分实施例所绘示的像素电路的示意图。图2为根据本揭示内容的部分实施例所绘示的像素电路的运作时序图。图3A～3D为本揭示内容的部分实施例中，像素电路于不同运作时序中的示意图。图4A～4D为本揭示内容的部分实施例中，像素电路于不同运作时序中的示意图。图5为根据本揭示内容的部分实施例所绘示的像素电路的运作时序图。图6为根据本揭示内容的部分实施例所绘示的显示装置的示意图。其中，附图标记：100像素电路110发光二极管120电容耦合电路200显示装置201显示区202非显示区210源极驱动器220栅极驱动器230补偿电路T1驱动晶体管T2补偿晶体管T3第一开关晶体管T4第二开关晶体管C1第一电容C2第二电容Id驱动电流S1第一补偿控制信号S2第二补偿控制信号S3栅极信号Vdd电源信号Vddl第一低电平电压VL第二低电平电压Vssl第三低电平电压Vddh第一高电平电压Vssh第二高电平电压Vref参考电平电压Vdata数据信号Vin输入电压Vss参考电压源A第一节点B第二节点P1重置期间P2补偿期间P3数据写入期间P4发光期间具体实施方式以下将以图式揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本揭示内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本专利技术。请参阅图1所示，为根据本揭示内容的部分实施例所绘示的像素电路100的示意图。像素电路100包含发光二极管110、驱动晶体管T1、补偿晶体管T2、电容耦合电路120及第一开关晶体管T3。驱动晶体管T1具有第一端、第二端与控制端，其中，驱动晶体管T1的第一端用以接收电源信号Vdd，驱动晶体管T1的第二端电性连接至发光二极管110。于本实施例中，补偿晶体管T2具有第一端、第二端与控制端，其中，补偿晶体管T2的第二端电性连接于发光二极管110，补偿晶体管T2的控制端则用以接收第一补偿控制信号S1。另外，电容耦合电路120具有第一端、第一节点A及第二节点B，其中，电容耦合电路120的第一端电性连接参考电压源Vss，电容耦合电路120的第二节点B电性连接于驱动晶体管T1的控制端与补偿晶体管T2的第一端。于本实施例中，第一开关晶体管T3具有第一端、第二端与控制端，其中，第一开关晶体管T3的第一端用以接收数据信号Vdata，第一开关晶体管T3的第二端电性连接第一节点A，而第一开关晶体管T3的控制端用以接收栅极信号S3。于本实施例中，栅极信号S3用以控制第一开关晶体管T3的导通或关断。在前述实施例的电路架构中，像素电路100能于重置期间中，预先提升第一节点A的电压值，并于补偿期间时，利本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包含：一发光二极管；一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接该发光二极管；一补偿晶体管，具有一第一端、一第二端与一控制端，其中该补偿晶体管的该第二端电性连接于该发光二极管，该补偿晶体管的该控制端用以接收一第一补偿控制信号；一电容耦合电路，具有一第一端、一第一节点及一第二节点，其中该电容耦合电路的该第一端电性连接一参考电压源，该电容耦合电路的该第二节点电性连接于该驱动晶体管的该控制端与该补偿晶体管的该第一端；以及一第一开关晶体管，具有一第一端、一第二端与一控制端，该第一开关晶体管的该第一端用以接收一数据信号，该第一开关晶体管的该第二端电性连接该第一节点，该第一开关晶体管的该控制端用以接收一栅极信号。

【技术特征摘要】
2019.01.04 TW 108100429;2018.06.27 US 62/690,5471.一种像素电路，其特征在于，包含：一发光二极管；一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接该发光二极管；一补偿晶体管，具有一第一端、一第二端与一控制端，其中该补偿晶体管的该第二端电性连接于该发光二极管，该补偿晶体管的该控制端用以接收一第一补偿控制信号；一电容耦合电路，具有一第一端、一第一节点及一第二节点，其中该电容耦合电路的该第一端电性连接一参考电压源，该电容耦合电路的该第二节点电性连接于该驱动晶体管的该控制端与该补偿晶体管的该第一端；以及一第一开关晶体管，具有一第一端、一第二端与一控制端，该第一开关晶体管的该第一端用以接收一数据信号，该第一开关晶体管的该第二端电性连接该第一节点，该第一开关晶体管的该控制端用以接收一栅极信号。2.如权利要求1所述的像素电路，其特征在于，该电容耦合电路更包含：一第一电容，具有一第一端与一第二端，该第一电容的该第一端电性连接该参考电压源，而该第一电容的该第二端则电性连接该第一节点；以及一第二电容，具有一第一端与一第二端，该第二电容的该第一端电性连接该第一节点，该第二电容的该第二端则电性连接于该驱动晶体管的该控制端。3.如权利要求2所述的像素电路，其特征在于，更包含：一第二开关晶体管，具有一第一端、一第二端与一控制端，该第二开关晶体管的该第一端用以接收该数据信号，该第二开关晶体管的该第二端则电性连接于该补偿晶体管的该第一端，且该第二开关晶体管的该控制端用以接收一第二补偿控制信号。4.如权利要求3所述的像素电路，其特征在于，于一重置期间，该电源信号为一第一低电平电压，该第一补偿控制信号为一禁能电平，该栅极信号及该第二补偿控制信号为一致能电平，该数据信号则为一参考电平电压。5.如权利要求4所述的像素电路，其特征在于，于一补偿期间，该第一补偿控制信号及该栅极信号为该致能电平，该第二补偿控制信号为该禁能电平，该数据信号则为一第二低电平电压。6.如权利要求5所述的像素电路，其特征在于，该第二低电平电压小于该第一低电平电压。7.如权利要求6所述的像素电路，其特征在于，于一数据写入期间，该第一补偿控制信号及该第二补偿控制信号为该禁能电平，该栅极信号为该致能电平。8.如权利要求7所述的像素电路，其特征在于，于一发光期间，该第一补偿控制信号、该栅极信号及该第二补偿控制信号为该禁能电平。9.如权利要求3所述的像素电路，其特征在于，该驱动晶体管的该第二端电性连接于该参考电压源，于一重置期间，该参考电压源为一第一高电平电压，该第一补偿控制信号及该栅极信号为一禁能电平，该第二补偿控制信号为一致能电平，该数据信号则为一参考电平电压。10.如权利要求9所述的像素电路，其特征在于，于一补偿期间，该第一补偿控制信号及该栅极信号为一致能电平，该第二补偿控制信号为该禁能电平。11.如权利要求10所述的像素电路，其特征在于，该第一高电平电压大于该参考电平电压。12.如权利要求11所述的像素电路，其特征在于，于一数据写入期间，该第一补偿控制信号及该第二补偿控制信号为该禁能电平，该栅极信号为该致能电平。13.如权利要求12所述的像素电路，其特征在于，于一发光期间，该第一补偿控制信号、该栅极信号及该第二补偿控制信号为该禁能电平。14.一种像素电路，其特征在于，包含：一发光二极管；一驱动晶体管，具有一第一端、一第二端与一控制端，其中该驱动晶体管的该第一端用以接收一电源信号，该驱动晶体管的该第二端电性连接于该发光二极管，该驱动晶体管的该控制端用以接收一驱动电压，以根据该驱动电压输出该电源信号至该发光二极管，其中于一重置期间，该驱动晶体管被关断，使得该发光二极管上的电压放电；一补偿晶体管，用以根据一第一补偿信号选择性地导通该驱动晶体管的该控制端及该第二端；以及一电容耦合电路，具有一第一节点与一第二节点，...

【专利技术属性】
技术研发人员：林志隆，陈力荣，陈福星，张瑞宏，郑贸薰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71