一种多路并行输入并行处理的FIR滤波方法及滤波器技术

本发明专利技术公开了一种多路并行输入并行处理FIR滤波方法及滤波器，将N路并行输入数据按分组延迟方法进行延迟后送入N组缓存移位寄存器中，缓存移位寄存器按照并行移位法进行移位后，再N组移位寄存器中数据同时送入N路并行滤波模块，得到的N个点分别作为N路滤波数据中的一个点，重复上述步骤，直到获得全部滤波数据。本发明专利技术提供的方法提高了FPGA处理高速信号的频率范围，能够解决现在及未来高速及超高速信号在FPGA中的滤波问题。

【技术实现步骤摘要】
一种多路并行输入并行处理的FIR滤波方法及滤波器
本专利技术涉及FIR滤波方法，具体涉及一种多路并行输入并行处理的FIR滤波方法及滤波器。
技术介绍
有限冲激响应滤波器(英文全称：FiniteImpulseResponse，英文简称：FIR)是数字信号处理系统中最基本的元件，具有线性相频特性，并且其单位抽样响应是有限长的，因此FIR滤波器可以实现稳定的系统。传统FIR滤波器只能通过配置多套FIR滤波器来适配多路天线数据进行处理，才能达到数据实时处理的需求，但是随着天线规模的不断增大，使用多套FIR滤波器的方案会使得对应的硬件开销明显增加，不能再满足低耗高速的滤波需求。并行算法是指数据流在进入FIR滤波器之前先进行串并转化，然后FIR滤波器内部对多路数据进行并行处理，对将要输出的多路运算后再进行并串转化后输出，在高速数字信号处理领域中，随着前端ADC采集速率越来越高，从1Gsps到40Gsps采样率，这样的信号无法直接以串行形式在FPGA内进行处理，因此必须考虑并行输入并行处理的方法实现高速串行信号的处理。现有的方法提出了一种并行FIR滤波方法及滤波器，设计了串行输入并行处理的FIR滤波器，并通过预累加减少硬件开销，但由于其要求串行输入，并不能用于高速信号处理中。
技术实现思路
本专利技术的目的在于提供一种多路并行输入并行处理的FIR滤波方法及滤波器，用以解决现有技术中的并行FIR滤波方法及滤波器无法实现并行输入导致滤波速度不快，效率不高等问题。为了实现上述任务，本专利技术采用以下技术方案：一种多路并行输入并行处理的FIR滤波方法，用于对N串输入信号序列进行滤波，其中一串输入信号序列包括多个输入信号，N为大于1的整数，按照以下步骤执行：步骤1、多次执行步骤1.1-1.6后，获得多个输出信号：步骤1.1、同时输入每串输入信号序列中的一个输入信号，获得第1个输入信号集S1＝{x11,x12,…,x1i,…,x1N}，其中第1个输入信号集包括N个输入信号，x1i为第1个输入信号集中的第i个输入信号，i∈N；复制N-1回所述的输入信号集，共获得N个输入信号集：S1＝{x11,x12,…,x1i,…,x1N}S2＝{x21,x22,…,x2i,…,x2N}…Si＝{xi1,xi2,…,xii,…,xiN}…SN＝{xN1,xN2,…,xNi,…,xNN}其中，Si为第i个输入信号集，xii为第i个输入信号集中的第i个输入信号；步骤1.2、当i＝1、2、…、N-1时，对第i个输入信号集Si＝{xi1,xi2,…,xii,…,xiN}分组，获得第i个第一待处理信号集Ci＝{xi1,xi2,…,xii}以及第i个延迟信号集Di＝{xii+1,xii+2,…,xiN}；当i＝N时，对第N个输入信号集SN＝{xN1,xN2,…,xNi,…,xNN}分组，获得第N个第一待处理信号集CN＝SN以及第N个延迟信号集重复步骤1.2直至获得本次处理的N个第一待处理信号集以及本次处理的N个延迟信号集；步骤1.3、将本次处理的第i个第一待处理信号集与上次处理的第i个延迟信号集合并，获得第i个第二待处理信号集，当本次处理为第1次处理时，上次处理的每个延迟信号集均为空集；重复步骤1.3，直至获得N个第二待处理信号集；步骤1.4、同时对所述的每个第二待处理信号集中所有第二待处理信号进行并行移位处理，获得N个第三待处理信号集；步骤1.5、同时将每个第三待处理信号集中所有第三待处理信号采用滤波的方式合并为一个输出信号；步骤1.6、输出N个输出信号；步骤2、将所述的多个输出信号按照步骤1执行的顺序进行集合，获得N串滤波后的信号序列。进一步地，所述的步骤1.4、同时对所述的每个第二待处理信号集中所有第二待处理信号进行并行移位处理时，移动的单位为N位，获得N个第三待处理信号集。进一步地，所述的步骤1.5、同时将每个第三待处理信号集中所有第三待处理信号采用滤波的方式合并为一个输出信号，具体包括：将每个第三处理信号分别与滤波系数点乘后，获得多个点乘后的第三处理信号；将所有点乘后的第三处理信号进行求和，获得一个输出信号。一种多路并行输入并行处理的FIR滤波器，包括输入模块以及输出模块，所述的FIR滤波器还包括分组处理模块、信号合并模块、缓存移位寄存器以及滤波模块；所述的输入模块用于同时输入每串输入信号序列中的一个输入信号，获得第1个输入信号集S1＝{x11,x12,…,x1i,…,x1N}，其中第1个输入信号集包括N个输入信号，x1i为第1个输入信号集中的第i个输入信号，i∈N；还用于复制N-1回所述的输入信号集，共获得N个输入信号集：S1＝{x11,x12,…,x1i,…,x1N}S2＝{x21,x22,…,x2i,…,x2N}…Si＝{xi1,xi2,…,xii,…,xiN}…SN＝{xN1,xN2,…,xNi,…,xNN}其中，Si为第i个输入信号集，xii为第i个输入信号集中的第i个输入信号；所述的分组处理模块用于判断当i＝1、2、…、N-1时，对第i个输入信号集Si＝{xi1,xi2,…,xii,…,xiN}分组，获得第i个第一待处理信号集Ci＝{xi1,xi2,…,xii}以及第i个延迟信号集Di＝{xii+1,xii+2,…,xiN}；当i＝N时，对第N个输入信号集SN＝{xN1,xN2,…,xNi,…,xNN}分组，获得第N个第一待处理信号集CN＝SN以及第N个延迟信号集获得本次处理的N个第一待处理信号集以及本次处理的N个延迟信号集；所述的信号合并模块用于将本次处理的第i个第一待处理信号集与上次处理的第i个延迟信号集合并，获得第i个第二待处理信号集，当本次处理为第1次处理时，上次处理的每个延迟信号集均为空集；获得N个第二待处理信号集；所述的缓存移位寄存器用于同时对所述的每个第二待处理信号集中所有第二待处理信号进行并行移位处理，获得N个第三待处理信号集；所述的滤波模块用于同时将每个第三待处理信号集中的所有第三待处理信号采用滤波的方式合并为一个输出信号；所述的输出模块用于输出所述的N个输出信号；还用于将所述的输出信号进行集合，获得N串滤波后的信号序列。进一步地，所述的缓存移位寄存器中包括多个数据位，每个数据位用于寄存一个第二待处理信号。进一步地，所述的滤波模块包括点乘模块以及求和模块；所述的点乘模块中包括多个滤波系数，所述的点乘模块用于将每个第三处理信号分别与滤波系数点乘后，获得多个点乘后的第三处理信号；所述的求和模块用于将所有点乘后的第三处理信号进行求和，获得一个输出信号。进一步地，所述的缓存移位寄存器的数据位的个数与所述滤波模块中滤波系数的个数相同。本专利技术与现有技术相比具有以下技术特点：1、本专利技术提供的一种多路并行输入并行处理的FIR滤波方法及滤波器通过对信号进行分组延迟，实现了信号并行输入的功能，并且实现高速信号从输入到输出的全并行处理，提高了信号的处理速度；2、传统的串行滤波算法一个周期只能处理一个数据，本专利技术提供的一种多路并行输入并行处理的FIR滤波方法及滤波器通过N路并行输入处理输出，运行时钟为输出速率的1/N，能够在低速的时钟驱动下实现N倍速率的信号处理。附图说明图1为本专利技术的一个实施例中提供的FIR滤波器结构示意图；图2为本专利技术的一本文档来自技高网...

【技术保护点】
1.一种多路并行输入并行处理的FIR滤波方法，用于对N串输入信号序列进行滤波，其中一串输入信号序列包括多个输入信号，N为大于1的整数，其特征在于，按照以下步骤执行：步骤1、多次执行步骤1.1‑1.6后，获得多个输出信号：步骤1.1、同时输入每串输入信号序列中的一个输入信号，获得第1个输入信号集S1＝{x11,x12,…,x1i,…,x1N}，其中第1个输入信号集包括N个输入信号，x1i为第1个输入信号集中的第i个输入信号，i∈N；复制N‑1回所述的输入信号集，共获得N个输入信号集：S1＝{x11,x12,…,x1i,…,x1N}S2＝{x21,x22,…,x2i,…,x2N}…Si＝{xi1,xi2,…,xii,…,xiN}…SN＝{xN1,xN2,…,xNi,…,xNN}其中，Si为第i个输入信号集，xii为第i个输入信号集中的第i个输入信号；步骤1.2、当i＝1、2、…、N‑1时，对第i个输入信号集Si＝{xi1,xi2,…,xii,…,xiN}分组，获得第i个第一待处理信号集Ci＝{xi1,xi2,…,xii}以及第i个延迟信号集Di＝{xii+1,xii+2,…,xiN}；当i＝N时，对第N个输入信号集SN＝{xN1,xN2,…,xNi,…,xNN}分组，获得第N个第一待处理信号集CN＝SN以及第N个延迟信号集...

【技术特征摘要】
1.一种多路并行输入并行处理的FIR滤波方法，用于对N串输入信号序列进行滤波，其中一串输入信号序列包括多个输入信号，N为大于1的整数，其特征在于，按照以下步骤执行：步骤1、多次执行步骤1.1-1.6后，获得多个输出信号：步骤1.1、同时输入每串输入信号序列中的一个输入信号，获得第1个输入信号集S1＝{x11,x12,…,x1i,…,x1N}，其中第1个输入信号集包括N个输入信号，x1i为第1个输入信号集中的第i个输入信号，i∈N；复制N-1回所述的输入信号集，共获得N个输入信号集：S1＝{x11,x12,…,x1i,…,x1N}S2＝{x21,x22,…,x2i,…,x2N}…Si＝{xi1,xi2,…,xii,…,xiN}…SN＝{xN1,xN2,…,xNi,…,xNN}其中，Si为第i个输入信号集，xii为第i个输入信号集中的第i个输入信号；步骤1.2、当i＝1、2、…、N-1时，对第i个输入信号集Si＝{xi1,xi2,…,xii,…,xiN}分组，获得第i个第一待处理信号集Ci＝{xi1,xi2,…,xii}以及第i个延迟信号集Di＝{xii+1,xii+2,…,xiN}；当i＝N时，对第N个输入信号集SN＝{xN1,xN2,…,xNi,…,xNN}分组，获得第N个第一待处理信号集CN＝SN以及第N个延迟信号集重复步骤1.2直至获得本次处理的N个第一待处理信号集以及本次处理的N个延迟信号集；步骤1.3、将本次处理的第i个第一待处理信号集与上次处理的第i个延迟信号集合并，获得第i个第二待处理信号集，当本次处理为第1次处理时，上次处理的每个延迟信号集均为空集；重复步骤1.3，直至获得N个第二待处理信号集；步骤1.4、同时对所述的每个第二待处理信号集中所有第二待处理信号进行并行移位处理，获得N个第三待处理信号集；步骤1.5、同时将每个第三待处理信号集中所有第三待处理信号采用滤波的方式合并为一个输出信号；步骤1.6、输出N个输出信号；步骤2、将所述的多个输出信号按照步骤1执行的顺序进行集合，获得N串滤波后的信号序列。2.如权利要求1所述的多路并行输入并行处理的FIR滤波方法，其特征在于，所述的步骤1.4、同时对所述的每个第二待处理信号集中所有第二待处理信号进行并行移位处理时，移动的单位为N位，获得N个第三待处理信号集。3.如权利要求2所述的多路并行输入并行处理的FIR滤波方法，其特征在于，所述的步骤1.5、同时将每个第三待处理信号集中所有第三待处理信号采用滤波的方式合并为一个输出信号，具体包括：将每个第三处理信号分别与滤波系数点乘后，获得多个点乘后的第三处理信号；将所有点乘后的第三处理信号进行求和，获得一个输出信号。4.一种多路...

【专利技术属性】
技术研发人员：张嘉宁，钟绵城，陶思宇，
申请(专利权)人：西安迪菲电子科技有限公司，
类型：发明
国别省市：陕西,61