适用于电力系统边缘计算的智能加速芯片技术方案

技术编号:21476945 阅读:23 留言:0更新日期:2019-06-29 04:39
本发明专利技术公开了一种适用于电力系统边缘计算的智能加速芯片,其包括:AXI4.0双向总线、DDR SDRAM加速模块、嵌入式微控制器、AXI4.0双向总线。DDR SDRAM用于存储轻量级神经网络模型。加速模块与所述AXI4.0双向总线以及所述DDR SDRAM均相连,用于根据所述轻量级神经网络模型执行卷积、非线性化以及池化操作。嵌入式微控制器与所述AXI4.0双向总线相连,所述嵌入式微控制器通过AXI4.0双向总线与所述加速模块进行命令交互从而控制所述加速模块的操作。该适用于电力系统边缘计算的智能加速芯片,实现了卷积操作、非线性操作以及池化操作的芯片级加速,其结构简单,功耗低,运算速度快。

【技术实现步骤摘要】
适用于电力系统边缘计算的智能加速芯片
本专利技术是电力边缘计算领域,特别是关于一种适用于电力系统边缘计算的智能加速芯片。
技术介绍
随着智能电网的不断深入发展,作为人工智能和物联网相结合的边缘计算在电力系统中的作用十分重要,如何在边缘侧电力终端上完成人工智能深度神经网络推理过程是电力技术人员一直困扰的问题。由于人工智能模型计算量大而边缘计算的实时性要求又高,针对终端所运行的深度神经网络模型进行加速成为了亟需。当前,主要有两种方法,一种是将网络模型进行压缩,另外一种则是设计专门的智能加速芯片。由于深度神经网络的流行,很多硬件平台就深度神经网络处理的特性进行了针对性的开发。无论是云服务端硬件还是边缘端嵌入式SoC硬件都在快速发展。目前,神经网络硬件大体按照功能来看,分为训练和推理两类功能。从性能需求角度来说,训练需要处理器具备高性能计算力,高精度,高灵活性;推理则需要低延时,高吞吐率,低功耗。而从电力系统应用场景角度则可以分成:1,云端或数据中心-完成训练任务或提供在线推理功能,主要是各种云服务器;2,边缘端或嵌入式移动终端-完成前端推理功能,主要有采集终端、配用电终端、监控终端、充电桩、电力巡检机器人等。因此,研究电力专用处理器神经网络加速芯片,首先了解深度神经网络所需计算的组成部分,然后针对计算部分设计深度神经网络专用加速芯片,尤其根据电力应用场景需要的专用智能加速芯片显得尤为重要。随着人工智能技术的发展,特别是深度学习技术取得的巨大成果,促使音视频、图像等分析能力有了大幅度提高,使得边缘端智能分析功能成为可能,而不仅仅是依靠云服务。边缘端智能处理需要相应的计算能力以及低功耗约束,在计算机视觉、图像处理、语音识别中,由于配用电终端、电力巡检机器人等硬件能力有限且难以在边缘端设备上实现智能判断或决策,所以需要设计专用智能加速芯片来解决这些问题。在边缘端设备上实施智能系统必须经受住成本,准确性和计算速度的挑战,由于神经网络的超大计算量仍然难以满足实时性要求,另外,电池供电对功耗要求也很高,这样必然带来终端的成本大大增加。神经网络计算主要是卷积计算,常见的有im2col,Winograd,脉动阵列,FFT快速傅里叶变换等,但是在嵌入式低功耗芯片级实现这些操作不利于边缘计算电池供电终端的部署。即在边缘侧电力终端上执行深度神经网络推断对计算力、功耗、成本都要求较高。公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
本专利技术的目的在于提供一种适用于电力系统边缘计算的智能加速芯片,其结构简单,功耗低,运算速度快。为实现上述目的,本专利技术提供了一种适用于电力系统边缘计算的智能加速芯片,包括:AXI4.0双向总线、DDRSDRAM加速模块、嵌入式微控制器、AXI4.0双向总线。DDRSDRAM用于存储轻量级神经网络模型。加速模块与所述AXI4.0双向总线以及所述DDRSDRAM均相连,用于根据所述轻量级神经网络模型执行卷积、非线性化以及池化操作。嵌入式微控制器与所述AXI4.0双向总线相连,所述嵌入式微控制器通过AXI4.0双向总线与所述加速模块进行命令交互从而控制所述加速模块的操作。在一优选的实施方式中,所述加速模块包括:寄存器配置模块、内存接口模块、样本输入缓冲区、卷积操作模块、激活操作模块、池化操作模块、DDR控制器。寄存器配置模块与所述AXI4.0双向总线相连,用于配置所述AXI4.0双向总线的访问顺序。内存接口模块与所述AXI4.0双向总线相连,用于存储数据。样本输入缓冲区与所述内存接口模块相连,用于存储从所述内存接口模块获取的样本数据。卷积操作模块与所述样本输入缓冲区相连,用于执行卷积操作。激活操作模块与所述卷积操作模块相连,用于执行非线性操作。池化操作模块与所述激活操作模块相连,用于执行池化操作。DDR控制器与所述DDRSDRAM相连,用于控制所述DDRSDRAM的操作。在一优选的实施方式中,所述卷积操作模块包括:双缓冲区、模型参数输入缓冲区、乘加操作单元、输出缓冲区、求和操作单元。双缓冲区与所述样本输入缓冲区相连,用于存储卷积核以及获取所述所述样本输入缓冲区的所述样本数据。N个模型参数输入缓冲区用于存储所述轻量级神经网络模型的权重参数和输入特征。每个所述乘加操作单元连接一个所述模型参数输入缓冲区,且每个所述乘加操作单元与所述双缓冲区均相连,所述乘加操作单元用于根据所述轻量级神经网络模型的权重参数和输入特征以及所述样本数据执行乘加操作。每个所述输出缓冲区连接一个所述乘加操作单元,所述输出缓冲区用于将所述乘加操作单元的计算结果进行累加并且进行存储。求和操作单元与N个所述输出缓冲区均相连,用于将N个所述输出缓冲区的数据进行求和。在一优选的实施方式中,所述激活操作单元的激活函数为RELU函数f(x)=max(0,x),所述激活操作单元包括第一比较器、第一缓存器。第一比较器与所述卷积操作模块相连,用于将所述卷积操作模块输入的每个数值与0作比较,小于0的数值输出0,大于0的数值输出该数值本身。第一缓存器与所述第一比较器相连,用于缓存所述第一比较器输出的数值。在一优选的实施方式中,所述池化操作单元包括最大池化操作模块,所述最大池化操作模块包括第二比较器和第二缓存器。第二比较器与所述激活操作模块相连,所述第二比较器用于将所述激活操作模块输入至所述最大池化操作单元的每个数值进行比较,输出最大值。第二缓存器与所述第二比较器相连,用于缓存所述第二比较器输出的值。在一优选的实施方式中,所述池化操作单元还包括平均池化操作模块,所述平均池化操作模块包括:累加器、除法器。累加器与所述激活操作模块相连,用于将所述激活操作模块输入至所述平均池化操作模块的所有值进行累加运算。除法器与所述累加器相连,用于将所述累加器输出的运算结果进行除法运算,并输出商值。第三缓存器与所述除法器相连,用于缓存所述商值。在一优选的实施方式中,所述池化操作单元还包括选择器。选择器与所述最大池化操作模块以及所述平均池化操作模块均相连,用于选通所述最大池化操作模块或所述平均池化操作模块。在一优选的实施方式中,AXI4.0双向总线包括请求通道,读数据通道和写响应通道:在请求通道中,所述AXI4.0双向总线在来自所述嵌入式微控制器的有效信号和来自所述加速模块的就绪信号在相同时钟周期中被声明时在请求通道上发生数据事务;在读数据通道中遵循AXI4.0双向总线协议,按照请求顺序返回读取响应数据,写操作被设置为0,每个读请求数据包上有一个读响应,该读响应不能向前或向后跳转;在写响应通道中遵循AXI4.0双向总线协议,按照请求顺序写完成后返回。在一优选的实施方式中,所述嵌入式微处理器的一个控制通道操作一个寄存器文件和中断接口。与现有技术相比,根据本专利技术的适用于电力系统边缘计算的智能加速芯片,针对轻量级深度神经网络模型设计一款智能加速芯片完成配用电物联网边缘端的智能推断的任务,加速模块通过嵌入式微控制器的控制,主要完成深度学习的推理工作,主要包括卷积、激活和池化操作。实现了卷积操作、激活操作以及池化操作的芯片级的加速,芯片结构简单,功耗低,运算速度快,适用于电力系统边本文档来自技高网
...

【技术保护点】
1.一种适用于电力系统边缘计算的智能加速芯片,其特征在于,包括:AXI4.0双向总线;DDR SDRAM,用于存储轻量级神经网络模型;加速模块,与所述AXI4.0双向总线以及所述DDR SDRAM均相连,用于根据所述轻量级神经网络模型执行卷积、非线性化以及池化操作;以及嵌入式微控制器,与所述AXI4.0双向总线相连,所述嵌入式微控制器通过AXI4.0双向总线与所述加速模块进行命令交互从而控制所述加速模块的操作。

【技术特征摘要】
1.一种适用于电力系统边缘计算的智能加速芯片,其特征在于,包括:AXI4.0双向总线;DDRSDRAM,用于存储轻量级神经网络模型;加速模块,与所述AXI4.0双向总线以及所述DDRSDRAM均相连,用于根据所述轻量级神经网络模型执行卷积、非线性化以及池化操作;以及嵌入式微控制器,与所述AXI4.0双向总线相连,所述嵌入式微控制器通过AXI4.0双向总线与所述加速模块进行命令交互从而控制所述加速模块的操作。2.如权利要求1所述的适用于电力系统边缘计算的智能加速芯片,其特征在于,所述加速模块包括:寄存器配置模块,与所述AXI4.0双向总线相连,用于配置所述AXI4.0双向总线的访问顺序;内存接口模块,与所述AXI4.0双向总线相连,用于存储数据;样本输入缓冲区,与所述内存接口模块相连,用于存储从所述内存接口模块获取的样本数据;卷积操作模块,与所述样本输入缓冲区相连,用于执行卷积操作;激活操作模块,与所述卷积操作模块相连,用于执行非线性操作;池化操作模块,与所述激活操作模块相连,用于执行池化操作;以及DDR控制器,与所述DDRSDRAM相连,用于控制所述DDRSDRAM的操作。3.如权利要求2所述的适用于电力系统边缘计算的智能加速芯片,其特征在于,所述卷积操作模块包括:双缓冲区,与所述样本输入缓冲区相连,用于存储卷积核以及获取所述所述样本输入缓冲区的所述样本数据;N个模型参数输入缓冲区,用于存储所述轻量级神经网络模型的权重参数和输入特征;N个乘加操作单元,每个所述乘加操作单元连接一个所述模型参数输入缓冲区,且每个所述乘加操作单元与所述双缓冲区均相连,所述乘加操作单元用于根据所述轻量级神经网络模型的权重参数和输入特征以及所述样本数据执行乘加操作;N个输出缓冲区,每个所述输出缓冲区连接一个所述乘加操作单元,所述输出缓冲区用于将所述乘加操作单元的计算结果进行累加并且进行存储;以及求和操作单元,与N个所述输出缓冲区均相连,用于将N个所述输出缓冲区的数据进行求和。4.如权利要求2所述的适用于电力系统边缘计算的智能加速芯片,其特征在于,所述激活操作单元的激活函数为RELU函数f(x)=m...

【专利技术属性】
技术研发人员:张港红霍超白晖峰甄岩王立城侯莹莹尹志斌苑佳楠高建
申请(专利权)人:北京智芯微电子科技有限公司国网信息通信产业集团有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1