频率综合器的低通滤波器制造技术

本发明专利技术涉及一种频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中C2的容值，降低LPF面积，从而降低芯片成本。

【技术实现步骤摘要】
频率综合器的低通滤波器
本专利技术属于无线通信领域，尤其涉及一种频率综合器的低通滤波器。
技术介绍
无线通信技术的发展，对无线通信芯片的要求越来越高，一方面要求无线通信芯片提高集成度，另一方面对无线通信芯片的面积和功耗提出了更高要求，从而提高芯片竞争优势。频率综合器(Frequencysynthesizer)是锁相环最重要应用之一，是无线通信芯片的核心模块。如图1所示，射频收发机通常由三个主要的子系统组成，即接收机、发射机和频率综合器。频率综合器的功能是为混频器提供所需的本振信号，从而芯片在指定频率处进行接收和发射。现代通信系统都是通过特定的频率来传递信号，频率综合器是其重要组成部分，其功耗和面积往往占据无线通信芯片的很大一部分，以满足通信指标要求。对于整数型频率综合器，如图2所示，其参考频率往往取决于通信信道间隔。频率综合器的环路带宽一方面取决于参考时钟频率，另一面由频率综合器的面积、模块噪声、锁定时间等因素折中决定，以满足系统需求。基于上述因素考虑，对于整数型频率综合器，其环路带宽往往取值很低，才能满足系统指标要求。频率综合器环路带宽取值越低，其LPF(LowPassFilter低通滤波器)中的电容器件所占面积就越大，导致LPF无法片内集成。对于分数型频率综合器，如图3所示，其环路带宽虽然不再严格受限于参考时钟频率，但是一方面为了抑制DSM(deltasigmamodulator差分积分调制器)噪声，另一方面为了改善频率综合器的带内相位噪声，频率综合器的环路带宽也会取值很低，才能满足系统指标要求。分数型频率综合器环路带宽取值越低，其LPF(LowPassFilter低通滤波器)中的电容器件所占面积就越大，同样也会导致LPF中的电容器件无法片内集成。LPF(LowPassFilter)是频率综合器的重要组成部分，其面积往往占据频率综合器很大一部分。目前无线通信芯片设计，LPF主要通过无源电阻R和无源电容C级联的方式实现。常用的传统二阶LPF、三阶LPF和四阶LPF，如图4、图5和图6所示。对于LPF，电容面积占据LPF总面积的绝大部分。对于一般设计而言，其中C2电容值远远大于其他几个电容值，C2电容的大小往往直接决定LPF能否片内集成和LPF的总面积。由于集成电路工艺的限制，片内集成的电容器件电容密度不大，由于频率综合器的环路带宽的限制，LPF中电容C2取值很大，LPF占据频率综合器面积很大一部分，片内集成LPF会增加芯片面积、芯片成本。对于一些特殊应用场景的频率综合器，其环路带宽取值很低，这样导致LPF电容面积很大无法片内集成，一般通过片外器件的方式实现，这样会带来三个方面的不利影响：1)片外器件实现LPF，增加了系统应用成本；2)片外器件实现LPF，芯片需要额外增加两个封装管角(pin)，增加封装成本和复杂度；3)片外器件实现LPF，增加了应用调试的复杂度；
技术实现思路
本专利技术的目的在于提出一种频率综合器基于电容倍增技术的低通滤波器，对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中电容的容值，降低LPF面积，从而降低芯片成本；对于无法实现片内集成LPF的应用场景，通过电容倍增技术，减少LPF中电容的容值，实现LPF片内集成化，提高芯片的集成度。减少片外无源器件数量，降低系统应用成本，减少封装管脚资源，降低实际应用时调试复杂度。本专利技术的技术实施方案是：频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。基于上述目的，本专利技术的进一步改进方案是：还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第三电阻的另一端还与第三电容相连，第三电容的另一端接地。基于上述目的，本专利技术的进一步改进方案是：还包括第四电阻和第四电容，所述第四电阻一端与电路输出端相连，另一端作为新的电路输出端，所述第四电阻的另一端还与第四电容相连，第四电容的另一端接地。基于上述目的，本专利技术的进一步改进方案是：所述差分放大电路为单级放大器或双级放大器或多级放大器。基于上述目的，本专利技术的进一步改进方案是：所述单级放大器为基于折叠式共源共栅的单级放大器，所述双级放大器为基于折叠式共源共栅的两级放大器或者是基于轨到轨的两级运算放大器。有益效果本专利技术由于采用上述方案对于已经片内集成LPF的应用场景，通过电容倍增技术，进一步减少LPF中电容的容值，降低LPF面积，从而降低芯片成本；对于无法实现片内集成LPF的应用场景，通过电容倍增技术，减少LPF中电容的容值，实现LPF片内集成化，提高芯片的集成度。减少片外无源器件数量，降低系统应用成本，减少封装管脚资源，降低实际应用时调试复杂度。附图说明图1为现有技术射频收发机系统框图；图2为现有技术整数型频率综合器的电路框图；图3为现有技术分数型频率综合器的电路框图；图4为现有技术二阶的低通滤波器的电路原理图；图5为现有技术三阶的低通滤波器的电路原理图；图6为现有技术四阶的低通滤波器的电路原理图；图7为本专利技术实施例一二阶的低通滤波器电路原理图；图8为本专利技术实施例二三阶的低通滤波器电路原理图；图9为本专利技术实施例三四阶的低通滤波器电路原理图；图10为本专利技术实施例一二阶的低通滤波器的基于折叠式共源共栅的单级放大器电路原理图；图11为本专利技术实施例一二阶的低通滤波器的基于折叠式共源共栅的两级放大器电路原理图；图12为本专利技术实施例一二阶的低通滤波器的基于Rail-to-Rail(轨到轨)的两级放大器电路原理图；图13为现有技术传统四阶的低通滤波器参数计算结果图；图14为本专利技术实施例三新型四阶的低通滤波器参数计算结果图。具体实施方式为了使本专利技术的目的、技术方案的原理及优点更加清晰，以下结合附图及具体实施方案，对本专利技术进行进一步详细说明。在本实施方式中，所描述的具体实施方案仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一如图7所示，频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。如图10至图12所示，所述差分放大电路为单级放大器或双级放大器。所述单级放大器为基于折叠式共源共栅的单级放大器，所述双级放大器为基于折叠式共源共栅的两级放大器或者是基于Rail-to-Rail(轨到轨)的两级运算放大器(给出中文名称)。实施例二如图8所示，与实施例一不同之处在于：还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第三电阻的另一端还与第三电容相连，第本文档来自技高网...

【技术保护点】
1.频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。

【技术特征摘要】
1.频率综合器的低通滤波器，包括第一电容、第六电阻、第六电容，所述第一电容一端作为电路输入端，另一端与地之间相连，所述第六电阻的一端接电路输入端，所述第六电阻的另一端与第六电容的一端相连，第六电容的另一端接地，其特征在于：还包括差分放大电路，所述差分放大电器的正极输入端与第六电阻的另一端相连，所述差分放大电路的负极输入端与输出端相连，差分放大电路的输出端还与第五电阻的一端相连，第五电阻的另一端与电路输入端相连。2.根据权利要求1所述的频率综合器的低通滤波器，其特征在于：还包括第三电阻和第三电容，所述第三电阻一端与电路输入端相连，另一端作为电路输出端，所述第...

【专利技术属性】
技术研发人员：闫双超，
申请(专利权)人：北京智博晟源科技有限公司，
类型：发明
国别省市：北京,11