移位寄存器单元、栅极驱动电路、显示装置以及驱动方法制造方法及图纸

公开了一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示上拉信号输入到所述第一上拉节点；消隐输入子电路，配置成从消隐输入端接收消隐输入信号，并根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到第一上拉节点；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
本公开涉及显示
，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。
技术介绍
在显示领域特别是OLED显示中，栅极驱动电路目前都集成在GATEIC中，IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。目前OLED栅极驱动电路通常要用三个子电路组合而成，即检测单元(senseunit)，显示单元(scanunit)和输出两者复合脉冲的连接单元(或门电路或Hiz电路)，这样电路的结构非常复杂，无法满足高分辨率窄边框的要求。
技术实现思路
本公开提供了一种移位寄存器单元、栅极驱动电路及其驱动方法。根据本公开的一方面，提供了一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示上拉信号输入到所述第一上拉节点；消隐输入子电路，配置成从消隐输入端接收消隐输入信号，并根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到第一上拉节点；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。在一个实施例中，所述消隐输入子电路包括：充电子电路，配置成根据所述消隐输入信号将所述消隐输入信号输入到消隐上拉控制节点；存储子电路，其一端连接消隐上拉控制节点，配置成根据所述消隐输入信号存储消隐上拉控制信号；隔离子电路，配置成在一帧的消隐时段，根据所述消隐上拉控制信号将所述消隐上拉信号输入到所述第一上拉节点。在一个实施例中，所述移位寄存器还包括显示复位子电路，配置成在显示复位控制信号的控制下对所述第一上拉节点进行复位。在一个实施例中，所述移位寄存器还包括消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述第一上拉节点和/或所述输出端进行复位。在一个实施例中，所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。在一个实施例中，所述移位寄存器还包括下拉控制子电路，配置成根据所述第一上拉节点的控制下拉节点的电位；下拉子电路，配置成在所述下拉节点的控制下，将所述第一上拉节点和所述输出端下拉为非工作电位。在一个实施例中，所述显示输入子电路包括第一显示输入晶体管，其第一极连接所述第一上拉节点，第二极和/或控制极连接所述显示输入端；所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一上拉节点，所述输出电容的第一端连接所述第一上拉节点，第二端连接所述输出端。在一个实施例中，所述显示输入子电路还包括第二显示输入晶体管，其第一极和控制极相连，并连接到所述第一显示输入晶体管的第一极，第二极连接所述第一上拉节点。在一个实施例中，所述充电子电路包括充电晶体管，其第一极和/或控制极连接所述消隐输入端，第二极连接所述消隐上拉控制节点；以及所述存储子电路包括第一电容，其第一端连接所述消隐上拉控制节点；以及所述隔离子电路包括第一隔离晶体管和第二隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐上拉控制节点，所述第二隔离晶体管的第一极连接所述第一隔离晶体管的第二极，第二极连接所述第一上拉节点，控制极连接隔离控制信号线。在一个实施例中，所述显示复位子电路包括显示复位晶体管，其第一极连接所述第一上拉节点，控制极连接显示复位控制端，第二极连接显示复位信号线。在一个实施例中，所述消隐复位子电路包括第一消隐复位晶体管，其第一极连接所述第一上拉节点，控制极连接消隐复位控制端，第二极连接消隐复位信号线。在一个实施例中，所述消隐复位子电路还包括第二消隐复位晶体管，其第一极连接所述输出端，控制极连接消隐复位控制端，第二极连接消隐复位信号线。在一个实施例中，所述下拉控制子电路包括第一下拉控制晶体管和第二下拉控制晶体管，其中所述第一下拉控制晶体管的第一极和控制极相连并连接到下拉控制信号线，第二极连接下拉节点，所述第二下拉控制晶体管的第一极连接所述下拉节点，控制极连接所述第一上拉节点，第二极连接下拉信号线；所述下拉子电路包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管的第一极连接所述第一上拉节点，控制极连接所述下拉节点，第二极连接下拉信号线，所述第二下拉晶体管的第一极连接所述输出端，控制极连接所述下拉节点，第二极连接下拉信号线。在一个实施例中，所述移位寄存器单元，还包括：防漏电子电路，其配置成在所述第一上拉节点和/或所述消隐上拉控制节点的控制下，将工作电位输入到所述第二隔离晶体管的第一极和/或第二极。根据本公开的另一方面，还提供了一种栅极驱动电路，包括级联的N行移位寄存器单元，所述移位寄存器单元为如前任一所述的移位寄存器单元，其中，第i级的移位寄存器单元的显示输入端和消隐输入端与第i-1级的移位寄存器单元的输出端连接，第i级的移位寄存器单元的输出端与第i-1级的移位寄存器单元的显示复位端连接，其中N为大于2的整数，1<i≤N；第1级的移位寄存器单元的显示输入端连接到显示信号线，消隐输入端连接到消隐信号线；第N级的移位寄存器单元的显示复位控制端与显示复位信号线连接。根据本公开的另一方面，还提供了一种显示装置，其特征在于，包括如前所述的栅极驱动电路。根据本公开的另一方面，还提供了一种应用于如前所述的移位寄存器单元的驱动方法，包括：在一帧的显示时段，包括第一上拉阶段，经由显示输入子电路将显示上拉信号输入到第一上拉节点；第一输出阶段，在所述第一上拉节点的控制下经由输出子电路输出第一输出信号；在一帧的消隐时段，包括第二上拉阶段，经由消隐输入子电路将消隐上拉信号输入到所述第一上拉节点；第二输出阶段。在所述第一上拉节点的控制下经由输出子电路输出第二输出信号。在一个实施例中，所述驱动方法还包括显示复位阶段，在显示复位控制信号的控制下对所述第一上拉节点进行复位。在一个实施例中，所述驱动方法还包括消隐复位阶段，在消隐复位控制信号的控制下对所述第一上拉节点进行复位。根据本公开提供移位寄存器单元，可以实现利用一个移位寄存器单元电路实现检测单元、显示单元以及连接单元的功能，减小了栅极驱动电路的结构。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。图1示出了根据现有技术的一种用于OLED面板的移位寄存器单元的结构的示意框图；图2示出了根据本公开的实施例的移位寄存器单元的结构的示意框图；图3a示出了根据本公开的实施例的显示输入子电路的示例性的电路结构图3b示出了根据本公开的实施例的显示输入子电路的示例性的电路结构二；图3c示出了根据本公开的实施例的显示输入子电路的示例性的电路结构三；图3d示出了根据本公开的实施例的显示输入子电路的示例性的电路结构四；图3e示出了根据本公开的实施例的显示输入子电路的示例性的电路结构五；图3f示出了根据现有技术的输出端OUT以及第一上拉节点Q处的电位的仿真示本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示上拉信号输入到所述第一上拉节点；消隐输入子电路，配置成从消隐输入端接收消隐输入信号，并根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到第一上拉节点；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。

【技术特征摘要】
1.一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号，并根据显示输入信号在一帧的显示时段将显示上拉信号输入到所述第一上拉节点；消隐输入子电路，配置成从消隐输入端接收消隐输入信号，并根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到第一上拉节点；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。2.根据权利要求1所述的移位寄存器单元，其中，所述消隐输入子电路包括：充电子电路，配置成根据所述消隐输入信号将所述消隐输入信号输入到消隐上拉控制节点；存储子电路，其一端连接消隐上拉控制节点，配置成根据所述消隐输入信号存储消隐上拉控制信号；隔离子电路，配置成在一帧的消隐时段，根据所述消隐上拉控制信号将所述消隐上拉信号输入到所述第一上拉节点。3.根据权利要求2所述的移位寄存器单元，还包括显示复位子电路，配置成在显示复位控制信号的控制下对所述第一上拉节点进行复位。4.根据权利要求3所述的移位寄存器单元，还包括：消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述第一上拉节点和/或所述输出端进行复位。5.根据权利要求4所述的移位寄存器单元，其中。所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。6.根据权利要求5所述的移位寄存器单元，还包括：下拉控制子电路，配置成根据所述第一上拉节点的控制下拉节点的电位；下拉子电路，配置成在所述下拉节点的控制下，将所述第一上拉节点和所述输出端下拉为非工作电位。7.根据权利要求2所述的移位寄存器单元，其中，所述充电子电路包括充电晶体管，其第一极和/或控制极连接所述消隐输入端，第二极连接所述消隐上拉控制节点；以及所述存储子电路包括第一电容，其第一端连接所述消隐上拉控制节点；以及所述隔离子电路包括第一隔离晶体管和第二隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐上拉控制节点，所述第二隔离晶体管的第一极连接所述第一隔离晶体管的第二极，第二极连接所述第一上拉节点，控制极连接隔离控制信号线。8.根据权利要求1所述移位寄存器单元，其中，所述显示输入子电路包括第一显示输入晶体管，其第一极连接所述第一上拉节点，第二极和/或控制极连接所述显示输入端；所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一上拉节点，所述输出电容的第一端连接所述第一上拉节点，第二端连接所述输出端。9.根据权利要求8所述的移位寄存器单元，其中，所述显示输入子电路还包括第二显示输入晶体管，其第一极和控制极相连，并连接到所述第一显示输入晶体管的第一极，第二极连接所述第一上拉节点。10.根据权利要求3所述的移位寄存器单元，其中，所述显示复位子电路...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11