移位寄存器单元、栅极驱动电路及其控制方法和显示装置制造方法及图纸

本公开提供了一种移位寄存器单元及其控制方法、一种栅极驱动电路及其控制方法和一种显示装置。所述移位寄存器单元，包括：第一移位寄存器，连接到输入信号端、第一时钟信号端和第二时钟信号端，所述第一移位寄存器配置为在所述输入信号端的信号的控制下基于第一时钟信号端的信号产生第一输出信号并基于第二时钟信号端的信号产生第二输出信号；以及第二移位寄存器，连接到所述输入信号端和第三时钟信号端，所述第二移位寄存器配置为在所述输入信号端的信号的控制下基于第三时钟信号端的信号产生第三输出信号；其中所述第一移位寄存器的上拉节点与所述第二移位寄存器的上拉节点相连。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及其控制方法和显示装置
本公开涉及显示
，具体涉及一种移位寄存器单元及其控制方法、一种栅极驱动电路及其控制方法和一种显示装置。
技术介绍
传统的OLED显示装置中，栅极驱动电路包括多级移位寄存器单元，每一级移位寄存器单元驱动一行像素，这导致移位寄存器的电路结构复杂。由于显示装置上用于布置栅极驱动电路的空间有限，在有限的空间内布置这种复杂的栅极驱动电路存在困难。
技术实现思路
本公开实施例提供了一种移位寄存器单元及其控制方法、一种栅极驱动电路及其控制方法和一种显示装置根据本公开实施例的一方面，一种移位寄存器单元，包括：第一移位寄存器，连接到输入信号端、第一时钟信号端和第二时钟信号端，所述第一移位寄存器配置为在所述输入信号端的信号的控制下基于第一时钟信号端的信号产生第一输出信号并基于第二时钟信号端的信号产生第二输出信号；以及第二移位寄存器，连接到所述输入信号端和第三时钟信号端，所述第二移位寄存器配置为在所述输入信号端的信号的控制下基于第三时钟信号端的信号产生第三输出信号；其中所述第一移位寄存器的上拉节点与所述第二移位寄存器的上拉节点相连。例如，所述第一移位寄存器包括：第一控制电路，连接到所述输入信号端和复位信号端，所述第一控制电路配置为根据输入信号端和复位信号端的信号控制所述第一移位寄存器的上拉节点和下拉节点的电位；第一输出电路，连接至所述第一时钟信号端以及所述第一移位寄存器的上拉节点和下拉节点，所述第一输出电路配置为在所述第一移位寄存器的上拉节点和下拉节点的电位的控制下基于所述第一时钟信号端的信号产生第一输出信号；以及第二输出电路，连接至所述第二时钟信号端以及所述第一移位寄存器的上拉节点和下拉节点，所述第二输出电路配置为在所述第一移位寄存器的上拉节点和下拉节点的电位的控制下基于所述第二时钟信号端的信号产生第二输出信号。例如，所述第二移位寄存器包括：第二控制电路，连接至所述输入信号端和复位信号端，所述第二控制电路配置为根据输入信号端和复位信号端的信号控制所述第二移位寄存器的上拉节点和下拉节点的电位；以及第三输出电路，连接至所述第三时钟信号端以及所述第二移位寄存器的上拉节点和下拉节点，所述第三输出电路配置为在所述第二移位寄存器的上拉节点和下拉节点的电位的控制下基于所述第三时钟信号端的信号产生第三输出信号。例如，所述移位寄存器单元还包括：第三控制电路，连接到第一控制信号端、第二控制信号端和所述输入信号端，所述第三控制电路配置为在所述输入信号端、第一控制信号端和第二控制信号端的信号的控制下，控制所述第一移位寄存器上拉节点和所述第二移位寄存器的上拉节点的电位。例如，所述第一输出电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极连接至所述第一移位寄存器的上拉节点，所述第一晶体管的第一极连接至第一时钟信号端，所述第一晶体管的第二极连接至用于输出所述第一输出信号的第一输出信号端，所述第二晶体管的栅极连接至所述第一移位寄存器的下拉节点，所述第二晶体管的第一极连接至参考信号端，所述第二晶体管的第二极连接至所述第一输出信号端；所述第二输出电路包括第三晶体管和第四晶体管，所述第三晶体管的栅极连接至所述第一移位寄存器的上拉节点，所述第三晶体管的第一极连接至用于提供所述第二时钟信号的第二时钟信号端，所述第三晶体管的第二极连接至用于输出所述第二输出信号的第二输出信号端，所述第四晶体管的栅极连接至第一移位寄存器的下拉节点，所述第四晶体管的第一极连接至所述参考信号端，所述第四晶体管的第二极连接至所述第二输出信号端。例如，所述第三输出电路包括第五晶体管和第六晶体管，所述第五晶体管的栅极连接至所述第二移位寄存器的上拉节点，所述第五晶体管的第一极连接至所述第三时钟信号端，所述第五晶体管的第二极连接至用于输出所述第三输出信号的第三输出信号端，所述第六晶体管的栅极连接至所述第二移位寄存器的下拉节点，所述第六晶体管的第一极连接至参考信号端，所述第六晶体管的第二极连接至所述第三输出信号端。例如，所述第三控制电路包括：第七晶体管、第八晶体管和电容，所述第七晶体管的栅极连接至所述电容的第一端，所述第七晶体管的第一极连接至所述第二控制信号端和所述电容的第二端，所述第七晶体管的第二极连接所述第一移位寄存器的上拉节点和第二移位寄存器的上拉节点，以及所述第八晶体管的栅极连接至所述第一控制信号端，所述第八晶体管的第一极连接至所述输入信号端，所述第八晶体管的第二极连接至所述第七晶体管的栅极。例如，所述第三控制电路包括：第七晶体管、第八晶体管和电容，所述电容的第一端连接至所述第二控制信号端，第二端连接至第七晶体管的栅极，所述第七晶体管的第一极连接至电源信号端，所述第七晶体管的第二极连接至所述第一移位寄存器的上拉节点和所述第二移位寄存器的上拉节点，所述第八晶体管的栅极连接至所述第一控制信号端，所述第八晶体管的第一极连接至所述输入信号端，所述第八晶体管的第二极连接至所述第七晶体管的栅极。根据本公开实施例的另一方面，提供了一种栅极驱动电路，包括N级级联的上述移位寄存器单元，其中，第n级移位寄存器单元的输入信号端连接至第n-1级移位寄存器单元的第二输出信号端，所述第n级移位寄存器单元的复位信号端连接至第n+1级移位寄存器单元的第二输出信号端，其中n和N是整数，N≥4，并且2≤n≤N-1；并且所述N级级联的移位寄存器单元包括多组移位寄存器单元，每组移位寄存器单元包括级联的第一移位寄存器单元、第二移位寄存器单元、第三移位寄存器单元和第四移位寄存器单元，其中，第二移位寄存器单元和第四移位寄存器单元的第一时钟信号端连接为接收第一时钟信号，第二时钟信号端连接为接收第二时钟信号，第三时钟信号连接为端接收第三时钟信号；并且第一移位寄存器单元和第三移位寄存器单元的第一时钟信号端连接为接收第四时钟信号，第二时钟信号端连接为接收第五时钟信号，第三时钟信号端连接为接收第六时钟信号。根据本公开实施例的另一方面，提供了一种显示装置，包括上述的栅极驱动电路。例如，所述显示装置还包括排列成2N行的多个像素单元，每个像素单元具有第一控制端和第二控制端，其中，第n级移位寄存器单元连接至第2n-1行像素单元和第2n行像素单元，其中第n级移位寄存器单元的第一输出信号端连接至第2n-1行像素单元的第一控制端，第n级移位寄存器单元的第二输出信号端连接至第2n-1行像素单元的第二控制端和第2n行像素单元的第二控制端，第n级移位寄存器单元的第三输出信号端连接至第2n行像素单元的第一控制端。根据本公开实施例的另一方面，提供了一种上述移位寄存器单元的控制方法，包括：向输入信号端施加输入信号，向所述第一时钟信号端施加第一时钟信号，向所述第二时钟信号端施加第二时钟信号，以及向第三时钟信号端施加第三时钟信号，使得第一移位寄存器在输入信号的控制下，基于第一时钟信号产生第一输出信号并基于第二时钟信号产生第二输出信号，以及使得第二移位寄存器在输入信号的控制下基于第三时钟信号产生第三输出信号。例如，在显示阶段，所述第一时钟信号、第二时钟信号和第三时钟信号为具有相同周期的脉冲信号，所述第一时钟信号和第三时钟信号的脉冲宽度为第二时钟信号的脉冲宽度的二分之一，使得所述移位寄存器单元产生的第二输出信号本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：第一移位寄存器，连接到输入信号端、第一时钟信号端和第二时钟信号端，所述第一移位寄存器配置为在所述输入信号端的信号的控制下基于第一时钟信号端的信号产生第一输出信号并基于第二时钟信号端的信号产生第二输出信号；以及第二移位寄存器，连接到所述输入信号端和第三时钟信号端，所述第二移位寄存器配置为在所述输入信号端的信号的控制下基于第三时钟信号端的信号产生第三输出信号；其中，所述第一移位寄存器的上拉节点与所述第二移位寄存器的上拉节点相连。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一移位寄存器，连接到输入信号端、第一时钟信号端和第二时钟信号端，所述第一移位寄存器配置为在所述输入信号端的信号的控制下基于第一时钟信号端的信号产生第一输出信号并基于第二时钟信号端的信号产生第二输出信号；以及第二移位寄存器，连接到所述输入信号端和第三时钟信号端，所述第二移位寄存器配置为在所述输入信号端的信号的控制下基于第三时钟信号端的信号产生第三输出信号；其中，所述第一移位寄存器的上拉节点与所述第二移位寄存器的上拉节点相连。2.根据权利要求1所述的移位寄存器单元，其中，所述第一移位寄存器包括：第一控制电路，连接到所述输入信号端和复位信号端，所述第一控制电路配置为根据输入信号端和复位信号端的信号控制所述第一移位寄存器的上拉节点和下拉节点的电位；第一输出电路，连接至所述第一时钟信号端以及所述第一移位寄存器的上拉节点和下拉节点，所述第一输出电路配置为在所述第一移位寄存器的上拉节点和下拉节点的电位的控制下，基于所述第一时钟信号端的信号产生第一输出信号；以及第二输出电路，连接至所述第二时钟信号端以及所述第一移位寄存器的上拉节点和下拉节点，所述第二输出电路配置为在所述第一移位寄存器的上拉节点和下拉节点的电位的控制下，基于所述第二时钟信号端的信号产生第二输出信号。3.根据权利要求1所述的移位寄存器单元，其中，所述第二移位寄存器包括：第二控制电路，连接至所述输入信号端和复位信号端，所述第二控制电路配置为根据输入信号端和复位信号端的信号控制所述第二移位寄存器的上拉节点和下拉节点的电位；以及第三输出电路，连接至所述第三时钟信号端以及所述第二移位寄存器的上拉节点和下拉节点，所述第三输出电路配置为在所述第二移位寄存器的上拉节点和下拉节点的电位的控制下基于所述第三时钟信号端的信号产生第三输出信号。4.根据权利要求1所述的移位寄存器单元，还包括：第三控制电路，连接到第一控制信号端、第二控制信号端和所述输入信号端，所述第三控制电路配置为在所述输入信号端、第一控制信号端和第二控制信号端的信号的控制下，控制所述第一移位寄存器上拉节点和所述第二移位寄存器的上拉节点的电位。5.根据权利要求2所述的移位寄存器单元，其中，所述第一输出电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极连接至所述第一移位寄存器的上拉节点，所述第一晶体管的第一极连接至第一时钟信号端，所述第一晶体管的第二极连接至用于输出所述第一输出信号的第一输出信号端，所述第二晶体管的栅极连接至所述第一移位寄存器的下拉节点，所述第二晶体管的第一极连接至参考信号端，所述第二晶体管的第二极连接至所述第一输出信号端；所述第二输出电路包括第三晶体管和第四晶体管，所述第三晶体管的栅极连接至所述第一移位寄存器的上拉节点，所述第三晶体管的第一极连接至用于提供所述第二时钟信号的第二时钟信号端，所述第三晶体管的第二极连接至用于输出所述第二输出信号的第二输出信号端，所述第四晶体管的栅极连接至第一移位寄存器的下拉节点，所述第四晶体管的第一极连接至所述参考信号端，所述第四晶体管的第二极连接至所述第二输出信号端。6.根据权利要求3所述的移位寄存器单元，其中，所述第三输出电路包括第五晶体管和第六晶体管，所述第五晶体管的栅极连接至所述第二移位寄存器的上拉节点，所述第五晶体管的第一极连接至所述第三时钟信号端，所述第五晶体管的第二极连接至用于输出所述第三输出信号的第三输出信号端，所述第六晶体管的栅极连接至所述第二移位寄存器的下拉节点，所述第六晶体管的第一极连接至参考信号端，所述第六晶体管的第二极连接至所述第三输出信号端。7.根据权利要求4所述的移位寄存器单元，其中，所述第三控制电路包括：第七晶体管、第八晶体管和电容，所述第七晶体管的栅极连接至所述电容的第一端，所述第七晶体管的第一极连接至所述第二控制信号端和所述电容的第二端，所述第七晶体管的第二极连接所述第一移位寄存器的上拉节点和第二移位寄存器的上拉节点，以及所述第八晶体管的栅极连接至所述第一控制信号端，所述第八晶体管的第一极连接至所述输入信号端，所述第八晶体管的第二极连接至所述第七晶体管的栅极。8.根据权利要求4所述的移位寄存器单元，其中，所述第三控制电路包括：第七晶体管、第八晶体管和电容，所述电容的第一端连接至所述第二控制信号端，第二端连接至第七晶体管的栅极，所述第七晶体管的第一极连接至电源信号端，所述第七晶体管的第二极连接至所述第一移位寄存器的上拉节点和所述第二移位寄存器的上拉节点，所述第八晶体管的栅极连接至所述第一控制信号端，所述第八晶体管的第一极连接至所述输入信号端，所述第八晶体管的第二极连接至所述第七晶体管的栅极。9.一种栅极驱动电路，包括N级级联的根据权利要求1至8中任一项所述的移位寄存器单元，其中，第n级移位寄存器单元的输入信号端连接至第n-1级移位寄存器单元的第二输出信号端，所述第n级移位寄存器单元的复位信号端连接至第n+1级移位寄存器单元的第二输出信号端，其中n和N是整数，N≥4，并且2≤n≤N-1；并且所述N级级联的移位寄存器单元包括多组移位寄存器单元，每组移位寄存器单元包括级联的第一移位寄存器单元、第二移位寄存器单元、第三移位寄存器单元和第四移位寄存器单元，其中，第二移位寄存器单元和第四移位寄存器单元的第一时钟信号端连接为接收第一时钟信号，第二时钟信号端连接为接收第二时钟信号，第三时钟信号连接为端接收第三时钟信号；并且第一移位寄存器单元和第三移位寄存器单元的第一时钟信号端连接为接收第四时钟信号，第二时钟信号端连接为接收第五时钟信号，第三时钟信号端连接为接收第六时钟信号。10.一种显示装置，包括：根据权利要求9所述的栅极驱动电路。11.根据权利要求10所述的显示装置，还包括排列成2N行的多个像素单元，每个像素单元具有第一控制端和第二控制端，其中，第n级移位寄存器单元连接至第2n-1行像素单元和第2n行像素单元，其中第n级移位寄存器单元的第一输出信号端连接至第2n-1行像素单元的第一控制端，第n级移位寄存器单元的第二输出信号端连接至第2n-1行像素单元的第二控制端和第2n行像素单元的第二控制端，第n级移位寄存器单元的第三输出信号端连接至第2n行像素单元的第一控制端。12.一种根据权利要求1至8中任一项所述的移位寄存器单元的控制方法，包括：向输入信号端施加输入信号，向所述第一时钟信号端施加第一时钟信号，向所述第二时钟信号端施加第二时钟信号，以及向第三时钟...

【专利技术属性】
技术研发人员：袁志东，李永谦，袁粲，
申请(专利权)人：合肥京东方卓印科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34