一种基于层间融合的人工智能处理器侧信道防御系统技术方案

本发明专利技术公开了一种基于层间融合的人工智能处理器侧信道防御系统，是由通用人工智能处理器架构、融合控制单元、全局片上缓存单元、条带融合单元；在通用人工智能处理器架构的基础上，添加融合控制单元和全局片上缓存，并结合条带融合方法和融合指令对神经网络模型进行融合处理，来使得人工智能处理器达到更高的性能和更强的安全性；本发明专利技术结构新颖、适应性强、性能好、安全性高，可应用于现有人工智能处理器的安全保卫、神经网络的模型保护等方面，具有广泛的实用价值和应用前景。

【技术实现步骤摘要】
一种基于层间融合的人工智能处理器侧信道防御系统
本专利技术涉及一种基于层间融合的人工智能处理器侧信道防御系统，应用于人工智能处理器片外DRAM侧信道的防御，属于人工智能处理器的安全领域。
技术介绍
近年来，人工智能技术已经在许多商业领域得到了广泛的应用，比如图像识别、语音识别、图像检索等领域。由于深度学习算法需要强大的计算力，使得越来越多的研究者投入到了深度学习加速器的研究中。为了设计出高性能、低功耗、实时性的深度学习加速器，研究者从微体系结构、电路、材料等等各个方面进行研究。2014年，中科院计算所陈云霁研究员率先设计出第一款深度学习加速器DianNao，该加速器由计算单元、控制单元、存储单元组成，为了设计出更通用的人工智能处理器，他们发布第一套神经网络指令集。通过指令集的编译来实现对各类深度学习算法的兼容，以达到更好的加速效果。2017年，麻省理工学院提出了Eyrriss深度学习加速器，该加速器采用行数据流方法进行深度学习加速进行加速。谷歌也推出了其神经网络张量处理器TPU，并应用于其公司内部服务器中使用。2018年5月谷歌推出了TPU3.0，计算性能相比TPU2.0提升了8倍，可达1000万亿次浮点计算。由于神经网络模型的推理需要高性能、低功耗的专用硬件来执行，所以越来越多的神经网络模型被部署到人工智能处理器上运行，来提高运行效率和实时性。另外，在许多应用场景中神经网络的模型是需要被保护的，包括神经网络模型的结构和权重。比如公司依靠神经网络提供有价值的增值服务，或者提供神经网络模型的功能服务。那该神经网络模型就是公司重要的知识产权。最近，相关文献表明人工智能处理器正受到侧信道攻击，包括内存侧信道攻击和时间侧信道攻击。并且通过该攻击方法能够得到神经网络模型的结构，再利用神经网络模型通常会采用剪枝技术的漏洞来偷取神经网络模型的权重，并且指令型人工智能处理器使得攻击者能够从得到的指令中恢复出神经网络模型的结构，以及得知神经网络模型被存储的位置。人工智能处理器面临诸多被攻击的挑战，所以亟需一种安全的防御方法来保护人工智能处理器。目前，国内外有过对神经网络层间融合处理的方法研究，但是这些研究仅仅是为了增加人工智能处理器的性能，并没用从安全的角度去进行设计，本专利技术中采用条带融合方法并结合定制的融合指令来增强人工智能处理器的安全性和提高它的性能。
技术实现思路
本专利技术技术解决问题：克服现有技术的不足，提供一种基于层间融合的人工智能处理器侧信道防御系统，减少人工智能处理器的内存侧信道信息泄露，减少人工智能处理器与外部内存DRAM之前的数据交互，提高了人工智能处理器的安全性，具有高性能、安全性高、便捷的特点。本专利技术技术解决方案：一种基于层间融合的人工智能处理器侧信道防御系统，包括：通用人工智能处理器架构、融合控制单元、全局片上缓存单元和条带融合单元；在通用人工智能处理器架构的基础上添加了融合控制单元，并定制了人工智能处理器的神经网络层间融合指令，融合控制单元结合融合指令实现对神经网络各个层进行融合处理；在通用人工智能处理器架构上添加全局片上缓存单元，用来缓存人工智能处理器处理的中间数据，所述中间数据包括输入特征图和输出特征图；采用条带融合方法配合融合控制单元对神经网络的各个层进行融合处理，减少内存侧信道信息泄露，混淆了攻击者推断神经网络模型的结构，提高了人工智能处理器的安全性能。融合控制单元是由融合控制逻辑和融合指令解析逻辑组成，融合控制逻辑主要控制人工智能处理器进行中间数据融合的操作；融合指令解析逻辑主要用来解析融合指令发送给融合控制逻辑。所述条带融合单元采用条带融合方法和融合指令实现，具体过程为：把输入特征图通过常用的条带划分方法以及卷积核大小来确定条带重合部分进行条带划分，再进行对应条带按条带融合方法结合定制的神经网络层间融合指令对神经网络模型进行层间融合处理，以增强人工智能处理器的安全性，提高人工智能处理器的性能。所述条带融合单元在实现条带融合方法时，在相邻条带之间必须要有数据重叠的部分；数据重叠部分的行数是由卷积核的大小决定的，具体公式如下所示：D＝K-1D为数据重叠部分的行数，K为卷积核的大小。本专利技术与现有技术相比的优点在于：(1)本专利技术采用层间融合的策略，减少了人工智能处理器的内存侧信道信息泄露和人工智能处理器与外部内存DRAM之前的数据交互，并且能够隐藏深度神经网络层与层之间的边界，针对人工智能处理器片外内存DRAM侧信道信息泄露问题，进行了有效的防御，提高了人工智能处理器的安全性，具有高性能、安全性高、便捷的优点。(2)本专利技术能够有效的减少人工智能处理器与片外DRAM之间的数据搬移，并且能够消除融合层内层与层之间的边界，使得攻击无法通过内存侧信道信息泄露来推断出神经网络模型的结构。本专利技术可广泛用于人工智能处理器的安全保卫、AIoT安防终端等领域，具有很大的市场效益和很好的应用前景。可以应用于其他人工智能处理器设计中，来提高人工智能处理器的安全性能，保障运行在人工智能处理器中模型的安全。(3)本专利技术提出的条带融合方法可以应用于有一定大小的片上缓存的人工智能处理器中，在不改变现有人工智能处理器的硬件架构的前提下，增强它的安全性能。附图说明图1为通用人工智能处理器架构示意图；图中符号说明如下：SoC:片上系统；PE:处理单元；IFmap:输入特征图；OFmap:输出特征图。图2为基于层间融合的人工智能处理器侧信道防御系统；图中符号说明如下：SoC:片上系统；PE:处理单元；IFmap:输入特征图；OFmap:输出特征图，Psum：累加和，SNin：权重缓存，NBin：输入特征图缓存，NBout：输出特征图缓存，Pool：池化操作，Relu：非线性激活。图3为AlexNet模型片外DRAM访问周期与片上缓存大小的关系图。图4为VGG网络模型片外DRAM访问周期与片上缓存大小的关系图。图5为两个卷积层的条带融合方法示意图，左边的图为输入特征图，中间的图为神经网络处理器处理的中间数据，右边的图为融合之后的输出特征图。具体实施方式下面结合附图及实施例对本专利技术进行详细说明。如图1所示，通用人工智能处理器硬件架构包括：CPU(人工智能处理器的运行环境运行在CPU上)、片外DRAM、人工智能处理器，其中人工智能处理器包括PCIe控制器、内存控制器、处理单元阵列、片上缓存和片上互联总线。其中人工智能处理器还需要软件栈的支持，包括神经网络模型、人工智能处理器的编译器以及CPU(包含人工智能处理器的运行环境)。为了处理神经网络模型的一层，人工智能处理器必须从CPU接收该层的指令，根据指令从片外DRAM读取输入特征图和相应的权重数据，然后搬运到片上缓存，在处理单元阵列中进行乘积和累加操作，完成非线性操作和池化操作后，把处理后的数据写回到片外DRAM中，完成当前层的处理，待完成神经网络模型的所有层处理后，人工智能处理器产生该神经网络模型对应每一类的概率。人工智能处理器在执行神经网络推理(inference)的过程中，会产生大量的中间数据，即特征图。但是限于人工智能处理器片上缓存空间太小，不能容纳很大的中间数据，所以在人工智能处理器在处理数据的过程中，会把中间数据往片外DRAM进行搬运，在人工智能处理器与片外DRAM之间本文档来自技高网...

【技术保护点】
1.一种基于层间融合的人工智能处理器侧信道防御系统，其特征在于，包括：通用人工智能处理器架构、融合控制单元、全局片上缓存单元和条带融合单元；在通用人工智能处理器架构的基础上添加了融合控制单元，并定制了人工智能处理器用于神经网络模型层间融合指令，融合控制单元结合融合指令实现对神经网络模型各个层进行融合处理；在通用人工智能处理器架构上添加全局片上缓存单元，用来缓存人工智能处理器处理的中间数据，所述中间数据包括输入特征图和输出特征图；采用条带融合方法配合融合控制单元和融合指令对神经网络的各个层进行融合处理，减少内存侧信道信息泄露，混淆了攻击者推断神经网络模型的结构，提高了人工智能处理器的安全性能。

【技术特征摘要】
1.一种基于层间融合的人工智能处理器侧信道防御系统，其特征在于，包括：通用人工智能处理器架构、融合控制单元、全局片上缓存单元和条带融合单元；在通用人工智能处理器架构的基础上添加了融合控制单元，并定制了人工智能处理器用于神经网络模型层间融合指令，融合控制单元结合融合指令实现对神经网络模型各个层进行融合处理；在通用人工智能处理器架构上添加全局片上缓存单元，用来缓存人工智能处理器处理的中间数据，所述中间数据包括输入特征图和输出特征图；采用条带融合方法配合融合控制单元和融合指令对神经网络的各个层进行融合处理，减少内存侧信道信息泄露，混淆了攻击者推断神经网络模型的结构，提高了人工智能处理器的安全性能。2.根据权利要求1所述的基于层间融合的人工...

【专利技术属性】
技术研发人员：侯锐，王兴宾，孟丹，
申请(专利权)人：中国科学院信息工程研究所，
类型：发明
国别省市：北京,11