多服务器系统、侦错方法、系统及电子设备和存储介质技术方案

本申请公开了一种多服务器系统、一种侦错方法、系统及一种电子设备和计算机可读存储介质，该多服务器系统，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。本申请提供的多服务器系统，在每个服务器中增加逻辑器件，每个侦错端口通过该逻辑器件与BMC相连，系统中的每个逻辑器件均相连。当某个服务器对应的侦错端口故障时，可以通过逻辑器件之间的通信链路将该服务器的异常侦错结果通过其他正常的侦错端口输出，实现了多服务器系统下异常侦错的冗余设计。

【技术实现步骤摘要】
多服务器系统、侦错方法、系统及电子设备和存储介质
本申请涉及计算机
，更具体地说，涉及一种多服务器系统、一种侦错方法、系统及一种电子设备和一种计算机可读存储介质。
技术介绍
在现有技术中的多服务器系统中，如图1所示，每台服务器对应单一的侦错端口，BMC(中文全称：基板管理控制器，英文全称：BaseboardManagementController)芯片对本服务器进行异常侦错操作后，通过本服务器对应的侦错端口输出结果。采用上述方案，当该侦错端口异常时，无法输出异常侦错结果，使用者无法通过侦错端口进行系统的监控与错误讯息收集。因此，如何在多服务器系统下实现异常侦错的冗余设计是本领域技术人员需要解决的技术问题。
技术实现思路
本申请的目的在于提供一种多服务器系统、一种侦错方法、系统及一种电子设备和一种计算机可读存储介质，在多服务器系统下实现异常侦错的冗余设计。为实现上述目的，本申请提供了一种多服务器系统，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。其中，所述逻辑器件包括CPLD。其中，所述服务器与所述侦错端口一一对应。为实现上述目的，本申请提供了一种侦错方法，应用于上述多服务器系统中的逻辑器件，包括：当接收到异常侦错命令时，根据所述异常侦错命令判断需要进行异常侦错的目标服务器是否为本服务器；若否，则将所述异常侦错命令通过所述目标服务器中的目标逻辑器件转发至所述目标服务器中的目标BMC，得到异常侦错结果；将所述异常侦错结果发送至所述本服务器对应的侦错端口。其中，若需要进行异常侦错的目标服务器为本服务器，则还包括；将所述异常侦错命令发送至所述本服务器中的BMC，得到异常侦错结果；将所述异常侦错结果发送至所述本服务器对应的侦错端口。为实现上述目的，本申请提供了一种侦错系统，应用于上述多服务器系统中的逻辑器件，包括：判断模块，用于当接收到异常侦错命令时，根据所述异常侦错命令判断需要进行异常侦错的目标服务器是否为本服务器；转发模块，用于当需要进行异常侦错的目标服务器不为本服务器时，将所述异常侦错命令通过所述目标服务器中的目标逻辑器件转发至所述目标服务器中的目标BMC，得到异常侦错结果；发送异常侦错结果模块，用于将所述异常侦错结果发送至所述本服务器对应的侦错端口。其中，还包括；发送模块，用于当需要进行异常侦错的目标服务器为本服务器，将所述异常侦错命令发送至所述本服务器中的BMC，得到异常侦错结果，并启动所述发送异常侦错结果模块的工作流程。为实现上述目的，本申请提供了一种电子设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如上述侦错方法的步骤。为实现上述目的，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述侦错方法的步骤。通过以上方案可知，本申请提供的一种多服务器系统，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。本申请提供的多服务器系统，在每个服务器中增加逻辑器件，每个侦错端口通过该逻辑器件与BMC相连，系统中的每个逻辑器件均相连。当某个服务器对应的侦错端口故障时，可以通过逻辑器件之间的通信链路将该服务器的异常侦错结果通过其他正常的侦错端口输出，实现了多服务器系统下异常侦错的冗余设计。本申请还公开了一种侦错方法、系统及一种电子设备和一种计算机可读存储介质，同样能实现上述技术效果。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：图1为现有技术中的一种多服务器系统的结构图；图2为根据一示例性实施例示出的一种多服务器系统的结构图；图3为根据一示例性实施例示出的一种侦错方法的流程图；图4为根据一示例性实施例示出的一种侦错系统的结构图；图5为根据一示例性实施例示出的一种电子设备的结构图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请实施例公开了一种多服务器系统，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。以该多服务器系统包括2个服务器为例，如图2所示，每个服务器中均包括BMC100和逻辑器件200，BMC与逻辑器件之间通过通信链路连接，可以传输异常侦错命令和异常侦错结果等。本实施例不对逻辑器件的种类进行限定，例如CPLD(中文全称：复杂可编程逻辑器件，英文全称：ComplexProgrammableLogicDevice)。侦错端口例如UART(中文全称：通用异步收发传输器，英文全称：UniversalAsynchronousReceiver/Transmitter)，每个服务器均存在其对应的侦错端口，用户通过侦错端口向服务器发送异常侦错命令，监控服务器的运行状态和对服务器运行的错误信息进行收集，异常侦错结果也通过该侦错端口输出。侦错端口直接对接到服务器中的逻辑器件中，用户的异常侦错命令依次经过侦错端口和逻辑器件到达服务器中的BMC，对BMC进行检测后生成异常侦错结果，再依次通过逻辑器件和侦错端口进行输出。不同的服务器中的逻辑器件通过通信链路相连，逻辑器件实现了侦错端口传输代码。逻辑器件可以对接收到的异常侦错命令进行分流控制，即当该异常侦错命令的异常侦错对象为本服务器时，将其发送至本服务中的BMC，当异常侦错对象为其他的目标服务器时，将异常侦错命令发送至目标服务器中的目标逻辑器件，由该目标逻辑器件转发至目标逻辑器件中的目标BMC。通过上述方式，当某一侦错端口出现异常时，即无法通过该侦错端口对其对应的服务器进行异常侦错时，用户可以通过另一个服务器对应的正常的侦错端口对该服务器进行异常侦错。需要说明的是，本实施例不对服务器与侦错端口的对应关系进行限定，可以为一对多的关系，即一个服务器对应多个侦错端口，例如，服务器A对应侦错端口1和侦错端口2，用户既可以通过侦错端口1也可以通过侦错端口2对服务器A进行异常侦错。当侦错端口1故障时，用户可以通过侦错端口2对服务器A进行异常侦错，当侦错端口1和侦错端口2均故障时，用户也可以通过其他的侦错端口利用逻辑器件之间的通信连接对服务器A进行异常侦错。当然，也可以为多对一的关系，即多个服本文档来自技高网...

【技术保护点】
1.一种多服务器系统，其特征在于，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。

【技术特征摘要】
1.一种多服务器系统，其特征在于，包括多个服务器，每个所述服务器均包括：与所述服务器对应的侦错端口相连的逻辑器件；与所述逻辑器件相连的BMC；其中，每个所述服务器中的所述逻辑器件之间通过通信链路相连。2.根据权利要求1所述多服务器系统，其特征在于，所述逻辑器件包括CPLD。3.根据权利要求1或2所述多服务器系统，其特征在于，所述服务器与所述侦错端口一一对应。4.一种侦错方法，其特征在于，应用于如权利要求1至3任一项所述多服务器系统中的逻辑器件，包括：当接收到异常侦错命令时，根据所述异常侦错命令判断需要进行异常侦错的目标服务器是否为本服务器；若否，则将所述异常侦错命令通过所述目标服务器中的目标逻辑器件转发至所述目标服务器中的目标BMC，得到异常侦错结果；将所述异常侦错结果发送至所述本服务器对应的侦错端口。5.根据权利要求4所述侦错方法，其特征在于，若需要进行异常侦错的目标服务器为本服务器，则还包括；将所述异常侦错命令发送至所述本服务器中的BMC，得到异常侦错结果；将所述异常侦错结果发送至所述本服务器对应的侦错端口。6.一种侦...

【专利技术属性】
技术研发人员：杨志民，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：江苏,32