一种M-BUS中继器制造技术

本实用新型专利技术公开了一种M‑BUS中继器，所述第一信号处理电路的输入端与所述上级设备相连，所述第二信号处理电路的输出端与所述下级设备相连；所述第二信号处理电路的输入端与所述下级设备相连，所述第二信号处理电路的输出端与所述上级设备相连。第一信号处理电路通过施密特逻辑门电路对信号进行传输，逻辑电路不降低数据传输的速率，在第二信号处理电路的配合下，上级设备对下级设备的传输信号进行屏蔽，保证中继器只进行单向数据传输，同时屏蔽了其他干扰信号，信号从下级设备向上级设备传输时具有相同效果；中继器的电路结构简单，传输速率较快。

A M-BUS repeater

The utility model discloses an M_BUS repeater, the input end of the first signal processing circuit is connected with the upper device, the output end of the second signal processing circuit is connected with the lower device, the input end of the second signal processing circuit is connected with the lower device, and the output end of the second signal processing circuit is connected with the upper device. The first signal processing circuit transmits the signal through Schmidt logic gate circuit. The logic circuit does not reduce the data transmission rate. With the cooperation of the second signal processing circuit, the higher equipment shields the transmission signal of the lower equipment to ensure that the repeater only transmits one-way data, while shielding other interference signals. When the signal is transmitted from the lower equipment to the higher equipment, the higher equipment shields the transmission signal. The circuit structure of the repeater is simple and the transmission rate is fast.

【技术实现步骤摘要】
一种M-BUS中继器
本技术涉及通讯领域，尤其涉及一种M-BUS中继器。
技术介绍
目前在M-BUS传输
，基于M-BUS总线传输的特性，转发设备均是利用单片机接收上级设备发送端发送的数据，判别数据内容后，再转发下级设备的数据。作为转发设备，为了屏蔽信号干扰，需要频繁的开关主机侧和从机侧的发送和接收端口，以保障数据通讯时没有干扰，该系列动作一般利用单片机和软件配合实现。但单片机和软件的使用存在几方面的问题：一、必须预先知道主机(上级设备)和从机(下级设备)的通讯协议，了解两个设备何时“发送完毕”和“接收完毕”，便于判别何时转换发送和接收状态，如果两边协议不同，则需要进行协议识别和转换，额外增加工作，非常影响转发器的通用性，而对于协议保密的场合则更不能使用软件转发，以防止泄密；二、数据通讯速度受限制，利用单片机转发数据，有两种方式，其一是逐个字节转发，单片机必须判别是否存在数据丢失，CRC校验错误之类的故障，转发容易，但判别数据完整性较为困难；其二是整个数据包转发，先暂存在单片机里，待识别完毕后再转发出去，这样则速度大受影响，如果中间有多级转发器，则速度成倍下降，严重影响转发器的实用性；三、数据安全性存在风险，在通讯数据需要加密的场合，有时会利用数据发送的时序或发送间隔时间作为密匙参数，由于中间的软件识别和转发环节，会导致这些参数发生变化，导致不可解密或者加密失效。
技术实现思路
本技术所要解决的技术问题是：提供一种硬件结构简单、通信速度较快的M-BUS中继器。为了解决上述技术问题，本技术采用的技术方案为：一种M-BUS中继器，所述中继器连接在上级设备与下级设备之间，包括第一信号处理电路和第二信号处理电路；所述第一信号处理电路包括第一二极管、第一与非门、第一反相器、第二反相器、第一电阻、第一施密特与非门和第一电容，所述上级设备的TXD端通过所述第一反相器与所述第一与非门的输入端相连，所述上级设备的RXD端依次通过第一电阻、第一施密特与非门和所述第二反相器与所述第一与非门的另一输入端相连，所述第一与非门的输出端与所述下级设备的RX端相连，所述第一施密特与非门的另一输入端通过所述第一电容接地，所述第一二极管与所述第一电阻并联且所述第一二极管的负极与所述上级设备的TXD端相连；所述第二信号处理电路包括第二二极管、第二与非门、第三反相器、第四反相器、第二电阻、第二施密特与非门和第二电容，所述下级设备的TX端通过所述第三反相器与所述第二与非门的输入端相连，所述下级设备的RX端依次通过第二电阻、第二施密与非门和所述第四反相器与所述第二与非门的另一输入端相连，所述第二与非门的输出端与所述上级设备的RXD端相连，所述第二施密特与非门的另一输入端通过第二电容接地，所述第二二极管与所述第二电阻并联且所述第二二极管的负极与所述下级设备的RX端相连。进一步的，所述上级设备的TXD端输出高电平间歇期为所述第一电容的充电时间常数的1/10；所述下级设备的TX端输出高电平间歇期所述第二电容的充电常数的1/10。进一步的，所述第一电容电容的充电时间常数为4.16毫秒，所述第一电阻的阻值为50千欧，所述第一电容的阻值为0.1微法；所述第二电容电容的充电时间常数为4.16毫秒，所述第二电阻的阻值为50千欧，所述第二电容的阻值为0.1微法。进一步的，所述第一施密特与非门与所述第二施密特与非门均为CD4093施密特与非门。进一步的，所述第一与非门为施密特与非门。进一步的，所述第二与非门为施密特与非门。本技术的有益效果在于：第一信号处理电路通过施密特逻辑门电路对信号进行传输，逻辑电路不降低数据传输的速率，在第二信号处理电路的配合下，上级设备对下级设备的传输信号进行屏蔽，保证中继器只进行单向数据传输，同时屏蔽了其他干扰信号，信号从下级设备向上级设备传输时具有相同效果；中继器的电路结构简单，传输速率较快。附图说明图1为本技术实施例一的M-BUS中继器的电路图。标号说明：U1、第一与非门；U2、第一反相器；U3、第二反相器；U4、第一施密特与非门；U5、第二与非门；U6、第三反相器；U7、第四反相器；U8、第二施密特与非门；R1、第一电阻；R2、第二电阻；C1、第一电容；C2、第二电容；D1、第一二极管；D2、第二二极管。具体实施方式为详细说明本技术的
技术实现思路
、所实现目的及效果，以下结合实施方式并配合附图予以说明。本技术最关键的构思在于：第一信号处理电路通过施密特逻辑门电路对信号进行传输，在第二信号处理电路的配合下，上级设备对下级设备的传输信号进行屏蔽，保证中继器只进行单向数据传输，下级设备向上级设备进行信号传输工作原理相同。请参照图1，一种M-BUS中继器，所述中继器连接在上级设备与下级设备之间，包括第一信号处理电路和第二信号处理电路；所述第一信号处理电路包括第一二极管D1、第一与非门U1、第一反相器U2、第二反相器U3、第一电阻R1、第一施密特与非门U4和第一电容C1，所述上级设备的TXD端通过所述第一反相器U2与所述第一与非门U1的输入端相连，所述上级设备的RXD端依次通过第一电阻R1、第一施密特与非门U4和所述第二反相器U3与所述第一与非门U1的另一输入端相连，所述第一与非门U1的输出端与所述下级设备的RX端相连，所述第一施密特与非门U4的另一输入端通过所述第一电容C1接地，所述第一二极管D1与所述第一电阻R1并联且所述第一二极管D1的负极与所述上级设备的TXD端相连；所述第二信号处理电路包括第二二极管D2、第二与非门U5、第三反相器U6、第四反相器U7、第二电阻R2、第二施密特与非门U8和第二电容C2，所述下级设备的TX端通过所述第三反相器U6与所述第二与非门U5的输入端相连，所述下级设备的RX端依次通过第二电阻R2、第二施密与非门和所述第四反相器U7与所述第二与非门U5的另一输入端相连，所述第二与非门U5的输出端与所述上级设备的RXD端相连，所述第二施密特与非门U8的另一输入端通过第二电容C2接地，所述第二二极管D2与所述第二电阻R2并联且所述第二二极管D2的负极与所述下级设备的RX端相连。本技术的工作原理简述如下：工作开始前，上级设备的TXD端和RXD端均为高电平，下级设备的TX端和RX端也均为高电平，第一施密特与非门的输出端和第二施密特与非门的输出端均输出低电平，上级设备和下级设备可以正常传输数据；工作开始后，由上级设备的TXD端首先发送数据，此时下级设备的TX端还没有发送数据，所以上级设备的RXD端仍旧为高电平，第一施密特与非门的输出端为低电平，通过第二反相器的输出端输出高电平，输入到第一与非门中，此时为解锁状态，上级设备的TXD端数据可以通过第一反相器和第一施密特与非门两次反向后，输入到下级设备的RX端，正常通讯。在上级设备的TXD端数据发送到下级设备的RX端的同时，由第二电阻、第二电容和第二二极管组成了一个快放慢充电路，下级设备的RX端的第一个低脉冲到来的下降沿处，第二电容上的电压立刻通过第二二极管泄放到下级设备的RX端，达到零电平；与此同时第二施密特与非门的电平立刻发生翻转，第二施密特与非门的输出端变为高电平，随即第四反相器的输出端变为低电平，输出到第二与非门，无论下级设备的本文档来自技高网...

【技术保护点】
1.一种M‑BUS中继器，所述中继器连接在上级设备与下级设备之间，其特征在于：包括第一信号处理电路和第二信号处理电路；所述第一信号处理电路包括第一二极管、第一与非门、第一反相器、第二反相器、第一电阻、第一施密特与非门和第一电容，所述上级设备的TXD端通过所述第一反相器与所述第一与非门的输入端相连，所述上级设备的RXD端依次通过第一电阻、第一施密特与非门和所述第二反相器与所述第一与非门的另一输入端相连，所述第一与非门的输出端与所述下级设备的RX端相连，所述第一施密特与非门的另一输入端通过所述第一电容接地，所述第一二极管与所述第一电阻并联且所述第一二极管的负极与所述上级设备的TXD端相连；所述第二信号处理电路包括第二二极管、第二与非门、第三反相器、第四反相器、第二电阻、第二施密特与非门和第二电容，所述下级设备的TX端通过所述第三反相器与所述第二与非门的输入端相连，所述下级设备的RX端依次通过第二电阻、第二施密与非门和所述第四反相器与所述第二与非门的另一输入端相连，所述第二与非门的输出端与所述上级设备的RXD端相连，所述第二施密特与非门的另一输入端通过第二电容接地，所述第二二极管与所述第二电阻并联且所述第二二极管的负极与所述下级设备的RX端相连。...

【技术特征摘要】
1.一种M-BUS中继器，所述中继器连接在上级设备与下级设备之间，其特征在于：包括第一信号处理电路和第二信号处理电路；所述第一信号处理电路包括第一二极管、第一与非门、第一反相器、第二反相器、第一电阻、第一施密特与非门和第一电容，所述上级设备的TXD端通过所述第一反相器与所述第一与非门的输入端相连，所述上级设备的RXD端依次通过第一电阻、第一施密特与非门和所述第二反相器与所述第一与非门的另一输入端相连，所述第一与非门的输出端与所述下级设备的RX端相连，所述第一施密特与非门的另一输入端通过所述第一电容接地，所述第一二极管与所述第一电阻并联且所述第一二极管的负极与所述上级设备的TXD端相连；所述第二信号处理电路包括第二二极管、第二与非门、第三反相器、第四反相器、第二电阻、第二施密特与非门和第二电容，所述下级设备的TX端通过所述第三反相器与所述第二与非门的输入端相连，所述下级设备的RX端依次通过第二电阻、第二施密与非门和所述第四反相器与所述第二与非门的另一输入端相连，所述第二与非门的输出端与所述上级设备的...

【专利技术属性】
技术研发人员：李冬，李怡凡，
申请(专利权)人：深圳市创仁科技有限公司，
类型：新型
国别省市：广东,44