【技术实现步骤摘要】
用于调整时钟频率的存储系统相关申请的交叉引用本申请要求于2017年12月11日在韩国知识产权局提交的韩国专利申请No.10-2017-0169122的优先权，该韩国专利申请的全部公开内容通过引用整体合并于本申请中。
本文公开的专利技术构思的示例性实施例涉及一种存储系统，更具体地，涉及一种用于调整时钟频率的存储系统。
技术介绍
随着诸如计算机、移动电话和智能电话的信息设备的发展，大量信息被存储在信息设备中并由信息设备处理。因此，可能需要具有更高性能的存储器件作为信息设备的组件。由于半导体存储器以低功率运行，因此它可以用在存储器件中。半导体存储器可以包括随机存取存储器(RAM)、只读存储器(ROM)等。RAM可以包括静态RAM(SRAM)、动态RAM(DRAM)等。诸如中央处理单元(CPU)或应用处理器(AP)的信息处理设备可以基于时钟与存储器件交换各种信号。为了处理信息，信息处理设备基于时钟向存储器件输出命令和数据。存储器件可以基于时钟从信息处理设备接收命令和数据。时钟可能包括由各种因素导致的噪声。当时钟包括噪声时，信息处理设备可能无法正常操作。
技术实现思路
根据本专...
【技术保护点】
1.一种存储系统，包括：逻辑电路，所述逻辑电路被配置为使用第一信号确定第一时钟的第一频率并且生成用于调整所述第一时钟的所述第一频率的第二信号；以及锁相环电路，所述锁相环电路被配置为接收第二时钟和所述第二信号并且使用所述第二时钟和所述第二信号生成具有由所述逻辑电路确定的所述第一频率的所述第一时钟，其中，当所述第二时钟的第二频率变化时，所述逻辑电路使用所述第二信号控制所述锁相环电路使得由所述锁相环电路生成的所述第一时钟的所述第一频率不变化，并且基于具有由所述第二信号调整的所述第一频率的所述第一时钟操作。
【技术特征摘要】
2017.12.11 KR 10-2017-01691221.一种存储系统，包括：逻辑电路，所述逻辑电路被配置为使用第一信号确定第一时钟的第一频率并且生成用于调整所述第一时钟的所述第一频率的第二信号；以及锁相环电路，所述锁相环电路被配置为接收第二时钟和所述第二信号并且使用所述第二时钟和所述第二信号生成具有由所述逻辑电路确定的所述第一频率的所述第一时钟，其中，当所述第二时钟的第二频率变化时，所述逻辑电路使用所述第二信号控制所述锁相环电路使得由所述锁相环电路生成的所述第一时钟的所述第一频率不变化，并且基于具有由所述第二信号调整的所述第一频率的所述第一时钟操作。2.根据权利要求1所述的存储系统，还包括：信号产生器，所述信号产生器被配置为：接收所述第二时钟，以及使用所述第二时钟生成用于调整所述第二时钟的所述第二频率的第三信号。3.根据权利要求2所述的存储系统，其中，所述信号产生器被配置为基于所述第二时钟中包括的噪声确定所述第二时钟的所述第二频率。4.根据权利要求1所述的存储系统，还包括：存储单元阵列，所述存储单元阵列被配置为根据所述逻辑电路的控制输出数据信号。5.根据权利要求4所述的存储系统，其中，所述存储单元阵列被配置为存储标识符，所述标识符指示与所述第二时钟的所述第二频率和所述数据信号的频率之比相关联的信息。6.根据权利要求5所述的存储系统，还包括：信号产生器，所述信号产生器被配置为确定所述数据信号的所述频率，其中，所述第一信号指示与所述数据信号的所述频率相关联的信息，以及其中，所述逻辑电路被配置为基于所述数据信号的所述频率确定所述第一时钟的所述第一频率。7.根据权利要求6所述的存储系统，其中，所述信号产生器被配置为将所述数据信号的所述频率确定为基于所述标识符确定的频率中的一个。8.根据权利要求6所述的存储系统，其中，所述数据信号的所述频率是根据主机的请求确定的，以及其中，所述逻辑电路被配置为将所述第一时钟的所述第一频率确定为与由所述信号产生器确定的所述数据信号的所述频率相同。9.根据权利要求5所述的存储系统，其中，所述逻辑电路生成用于控制所述存储单元阵列的第四信号，其中，所述第四信号指示所述存储单元阵列的存储所述标识符的存储单元的地址，以及其中，所述存储单元阵列被配置为响应于所述第四信号输出指示所述标识符的所述数据信号。10.根据权利要求1所述的存储系统，其中，所述锁相环电路包括：分频器，所述分频器被配置为根据分频比调整所述第一时钟的所述第一频率。11.根据权利要求10所述的存储系统，其中，所述分频比是使用所述第二信号调整的，以及其中，所述分频器被配置为使用所述第二信号输出具有由所述逻辑电路确定的所述第一频率...
【专利技术属性】
技术研发人员：金荣柱，姜东锡，权慧贞，金炳喆，裴升浚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。