小型化高密度FPGA系统级3D封装电路技术方案

本发明专利技术公开了一种小型化高密度FPGA系统级3D封装电路，该封装电路将FPGA裸芯片、FLASH裸芯片、电源电路、去耦电路、配置电路等FPGA最小系统电路在一个小型化陶瓷电路中实现，通过BGA扇出，同时实现了高集成度和高可靠性。本发明专利技术通过十层高密度陶瓷电路布线、金字塔式芯片堆叠和陶瓷开腔工艺埋置电路，大大缩小了电路体积，实现了电路小型化；从根源上简化了PCB Layout设计，具有很强的工程实用性；陶瓷基座上焊接可伐边框，通过平行封焊工艺封盖，实现封装电路的高气密性；该封装电路具有集成度高、体积小、可靠性高等优点。

Miniaturized High Density FPGA System-Level 3D Packaging Circuit

The invention discloses a miniaturized high-density system-level 3D encapsulation circuit for FPGA. The encapsulation circuit realizes the minimal system circuit of FPGA, such as the bare chip of FPGA, the bare chip of FLASH, the power supply circuit, the decoupling circuit and the configuration circuit in a miniaturized ceramic circuit, and fans out through BGA, at the same time realizes high integration and high reliability. The invention greatly reduces circuit volume and realizes circuit miniaturization through 10 layers of high density ceramic circuit wiring, pyramid chip stacking and ceramic open cavity process embedding circuit, simplifies PCB Layout design from the root cause, and has strong engineering practicability; welds the bezel frame on the ceramic base, realizes high air tightness of the packaging circuit through parallel sealing process cover; The package circuit has the advantages of high integration, small size and high reliability.

【技术实现步骤摘要】
小型化高密度FPGA系统级3D封装电路
本专利技术属于封装电路领域，具体涉及一种小型化高密度FPGA系统级3D封装电路。
技术介绍
上世纪90年代以来，便携式、微型化电子产品以及航空航天、军事电子进入了一个高速发展时期，要求半导体器件最大程度地实现小型化、轻量化、高密度的同时满足高可靠性。集成电路技术应运而生。然而，目前集成电路的工艺技术已经接近其物理极限，摩尔定律(Moore’sLaw)将无法保持。在这样的背景下，提出了系统级封装(SysteminPackage，SIP)，作为“超摩尔定律”(MorethanMoore)的重要技术。“超摩尔定律”的概念着眼于系统集成的层面，为电子行业的发展提供了新的方向。国际半导体技术蓝图(ITRS，InternationalTechnologyRoadmapforSemiconductors)对SIP进行了明确的定义：SIP是采用任何组合将多个具有不同功能的有源和无源电子元器件以及诸如MEMS、光学甚至生物芯片等其他器件组装在单一封装中，形成一个具有多种功能的系统或子系统。SIP采用目前最先进的工艺与技术，主要包括：(1)材料技术(半导体材料、陶本文档来自技高网...

【技术保护点】
1.一种小型化高密度FPGA系统级3D封装电路，包括HTCC/LTCC基板电路、可伐框和可伐盖板，其特征在于，所述HTCC/LTCC基板电路具有十层高密度陶瓷电路结构，分别为TOP层、SIG1层、GND1层、VCC层、SIG2层、SIG3层、GND2层、SMT层、GND3层和BOT层；其中TOP层通过3D堆叠实现FPGA裸芯片和FLASH裸芯片的装配；SMT层装配电源电路、去耦电路和配置电路；SIG1层、SIG2层、SIG3层实现信号布线；VCC层实现电源平面；GND1层、GND2层、GND3层实现地平面；BOT层实现BGA球栅阵列扇出；GND3层和BOT层陶瓷中间开腔，SMT层的电路埋置在腔...

【技术特征摘要】
1.一种小型化高密度FPGA系统级3D封装电路，包括HTCC/LTCC基板电路、可伐框和可伐盖板，其特征在于，所述HTCC/LTCC基板电路具有十层高密度陶瓷电路结构，分别为TOP层、SIG1层、GND1层、VCC层、SIG2层、SIG3层、GND2层、SMT层、GND3层和BOT层；其中TOP层通过3D堆叠实现FPGA裸芯片和FLASH裸芯片的装配；SMT层装配电源电路、去耦电路和配置电路；SIG1层、SIG2层、SIG3层实现信号布线；VCC层实现电源平面；GND1层、GND2层、GND3层实现地平面；BOT层实现BGA球栅阵列扇出；GND3层和BOT层陶瓷中间开腔，SMT层的电路埋置在腔中。2.根据权利要求1所述的小型化高密度FPGA系统级3D封装电路，其特征在于，通过金字塔式芯片堆叠和引线键合，将FPGA裸...

【专利技术属性】
技术研发人员：杨进，邵登云，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：江苏,32