The invention discloses a silicon material on insulator and a strengthening method for resisting total dose radiation. The method comprises: preparing a first dielectric buried layer on the first semiconductor substrate, preparing a second dielectric buried layer on the second semiconductor substrate, preparing a high k dielectric layer on the first dielectric buried layer, superimposing and connecting the high k dielectric layer and the second dielectric buried layer to form a silicon material on insulator. The invention provides a silicon material on insulator and a strengthening method for resisting total dose radiation, which not only realizes radiation strengthening, but also avoids the damage of top semiconductor material.
【技术实现步骤摘要】
一种绝缘体上硅材料及其抗总剂量辐射的加固方法
本专利技术涉及半导体工艺
，尤其涉及一种绝缘体上硅材料及其抗总剂量辐射的加固方法。
技术介绍
基于绝缘体上硅(SOI)技术的集成电路，相比于体硅集成电路，具有功耗低、速度快、耐高温、抗闩锁等优点，因而得到广泛应用。SOI电路的优势来源于SOI材料埋绝缘层将顶层器件与衬底完全隔离的独特结构。特别是埋层的存在减小了器件在单粒子辐射环境下的敏感体积，显著增强了电路抗单粒子事件翻转(SEU)的能力，使SOI材料成为制作高可靠辐射加固电路的首选材料。然而，埋层的存在却使SOI电路对总剂量辐射更敏感。因为在SOI场效应晶体管(MOSFET)中，作为背栅的埋层引入了一个寄生背沟道。在总剂量辐射环境下，当辐射导致的埋层内被陷电荷的净积累达到一定程度时，寄生背沟道将会开启，导致SOI电路泄漏电流增大，功耗上升，甚至功能失效。其中，埋层净的正电荷积累将会导致n沟道MOSFET的背沟开启；埋层净的负电荷积累将会导致p沟道MOSFET的背沟开启。另外，相对于部分耗尽(PD)SOI工艺电路，全耗尽(FD)SOI电路具有更为优异的电学性能和...
【技术保护点】
1.一种绝缘体上硅材料抗总剂量辐射的加固方法，其特征在于，包括：在第一半导体衬底上制备第一介质埋层，在第二半导体衬底上制备第二介质埋层；在第一介质埋层上制备高k介质层；叠加连接所述高k介质层和所述第二介质埋层，形成绝缘体上硅材料。
【技术特征摘要】
1.一种绝缘体上硅材料抗总剂量辐射的加固方法，其特征在于，包括：在第一半导体衬底上制备第一介质埋层，在第二半导体衬底上制备第二介质埋层；在第一介质埋层上制备高k介质层；叠加连接所述高k介质层和所述第二介质埋层，形成绝缘体上硅材料。2.如权利要求1所述的方法，其特征在于，还包括：测试获得所述第一介质埋层和所述第二介质埋层的材料的厚度与其内部被陷电荷密度及辐射剂量的第一关系；测试获得所述高k介质层的材料的厚度与其内部被陷电荷密度及辐射剂量的第二关系；根据所述第一关系和所述第二关系确定所述第一介质埋层、所述第二介质埋层和所述高k介质层的厚度，并确定所述高k介质层的材料类型。3.如权利要求1或2所述的方法，其特征在于，所述第一介质埋层、所述第二介质埋层和所述高k介质层在预设工作条件下的理论总被陷电荷密度值趋于0。4.如权利要求1所述的方法，其特征在于，所述高k介质层包括具有电子陷阱的初始...
【专利技术属性】
技术研发人员：郑中山，朱慧平，孔延梅，李多力，李博，罗家俊，韩郑生，焦斌斌，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。