一种基于FPGA的高速光纤传输方法及系统技术方案

本发明专利技术公开一种基于FPGA的高速光纤传输方法及系统。本发明专利技术所述技术方案能够在设备数据量较大的情况下实现快速传输，解决了现有技术中因数据量大，需设置大量传输通道的局限性。此外采用本发明专利技术所公开的技术方案，使得整个系统的布局简单，实现成本低等。

【技术实现步骤摘要】
一种基于FPGA的高速光纤传输方法及系统
本专利技术涉及光电传输，特别是涉及一种基于FPGA的高速光纤传输方法及系统。
技术介绍
目前工业设备尤其涉及高速AD/DA的设备数据吞吐量越来越大，通常的方法是增加数据传输通道，这种方式具有一定的局限性。在数字阵列雷达中，数字接收组件的回波数据通常经过FPGA处理之后，利用光纤传输回阵下信号处理单元。由于雷达天线数字接收组件数量较多，增加单个组件的光纤数量会导致整个阵面布线难度陡增，同时增加了信号处理单元的硬件设计复杂度，同时导致系统成本的大量增加。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的高速光纤传输方法及系统，以解决上述问题。为达到上述目的，本专利技术采用下述技术方案：本专利技术一个方面公开了一种基于FPGA的高速光纤传输方法，所述方法包括：S1、第一FPGA响应于计算机设备的指令，将第一FLASH存储器中固化的数据写入第一DDR3存储器并通过第一FPGA专用调试器将写入完成标志回传给计算机设备；S2、所述计算机设备响应于接收到的写入完成标志，通过所述第一FPGA专用调试器向所述第一FPGA发出传输开始指令；S3、所述第一FPGA响应于所述计算机设备的传输开始指令，将所述第一DDR3存储器中的数据读入所述第一FPGA，并对读入的数据进行处理后发送给第一光电转换模块；S4、所述第一光电转化模块将处理后数据由电信号转换成光信号后发送至第二光电转换模块；S5、所述第二光电转换模块将接收到的光信号转换为电信号后发送至第二FPGA；S6、所述第二FPGA对接收到的电信号进行处理并响应于所述计算机设备的指令，对处理后的数据进行存储或与所述第二FPGA的第二DDR3存储器中的数据进行比对，向所述计算机设备返回标志。优选地，所述第一FPGA包括设置在第一印制电路板上的：DDR读写模块、FLASH读写模块、光纤数据收发模块和数据交互模块，其中，所述数据交互模块中包括校验模块，所述第一FPGA与所述第二FPGA的逻辑完全相同。优选地，所述步骤S3包括：S31、所述第一FPGA的数据交互模块接收所述计算机设备下发的传输开始指令；S32、所述第一FPGA的数据交互模块将所述第一DDR3存储器中的数据读入所述数据交互模块的数据缓存FIFO；S33、所述第一FPGA的光纤数据收发模块依据所述数据缓存FIFO状态读取数据；S34、所述第一FPGA的光纤数据收发模块对读取的数据进行处理并发送给所述第一光电转换模块。优选地，所述第一FPGA的光纤数据收发模块对读取的数据进行处理包括：缓存、串并转换和编码。优选地，所述步骤S6包括：S61、所述第二FPGA中的光纤数据收发模块对接收到的电信号进行解码、串并转换和缓存处理；S62、所述第二FPGA中的光纤数据收发模块将处理后的数据发送到所述第二FPGA中的数据交互模块；S63、所述计算机设备向所述第二FPGA中的数据交互模块发送接收储存指令或接收校验指令；S64、所述第二FPGA中的数据交互模块根据接收到的指令对接收到的数据进行存储或与第二DDR3存储器中的数据进行比对。优选地，所述步骤S64具体包括：当所述第二FPGA中的数据交互模块解析指令为接收校验操作，所述第二FPGA中的数据交互模块通过校验模块将接收到的数据与所述第二DDR3存储器中对应地址的数据进行对比，其中，所述第二DDR3存储器中的数据为所述第二FPGA上电后自动读取第二FLASH存储器中数据并写入所述第二DDR3存储器所得，若比对数据相同，所述第二FPGA中的数据交互模块通过第二FPGA专用调试器向所述计算机设备返回比对成功标志；反之，返回比对失败标志；当所述第二FPGA中的数据交互模块解析指令为接受存储操作，所述第二FPGA中的数据交互模块先将接收到的数据写入该数据交互模块中的数据缓存FIFO，通过数据缓存FIFO将数据写入所述第二DDR3存储器中，若写入完成，所述第二FPGA中的数据交互模块通过所述第二FPGA专用调试器向所述计算机设备返回写入完成标志；若写入错误，则返回写入错误标志。本专利技术另一方面公开了一种基于FPGA的高速光纤传输系统，包括：计算机设备、第一FPGA专用调试器、第一FPGA、第一FLASH存储器、第一DDR3存储器、第一光电转换模块、第二光电转换模块、光纤电缆、第二FPGA、第二FLASH存储器、第二DDR3存储器以及第二FPGA专用调试器，其中，第一FPGA响应于计算机设备的指令，将第一FLASH存储器中固化的数据写入第一DDR3存储器并通过第一FPGA专用调试器将写入完成标志回传给计算机设备；所述计算机设备响应于接收到的写入完成标志，通过所述第一FPGA专用调试器向所述第一FPGA发出传输开始指令；所述第一FPGA响应于所述计算机设备的传输开始指令，将所述第一DDR3存储器中的数据读入所述第一FPGA，并对读入的数据进行处理后发送给第一光电转换模块；所述第一光电转化模块将处理后数据由电信号转换成光信号后经光纤电缆发送至第二光电转换模块；所述第二光电转换模块将接收到的光信号转换为电信号后发送至第二FPGA；所述第二FPGA对接收到的电信号进行处理并响应于所述计算机设备的指令，对处理后的数据进行存储或与所述第二FPGA的第二DDR3存储器中的数据进行对比，向所述计算机设备返回标志。优选地，所述第一FPGA包括：FLASH读写模块、DDR读写模块、数据交互模块和光纤数据收发模块，其中，所述数据交互模块包括校验模块，所述FLASH读写模块，用于根据所述第一FPGA的指令对第一FLASH存储器进行数据的擦、写、读；所述DDR读写模块，用于根据所述第一FPGA的指令对第一DDR3存储器进行数据的读、写；所述数据交互模块，用于根据所述计算机设备的指令，实现所述第一FPGA内部各模块的交互；光纤数据收发模块，用于接收并处理所述数据交互模块的信息并向所述第一光电转换模块发送，或用于接收并处理所述第一光电转换模块的信息向所述数据交互模块发送。优选地，所述第二FPGA与所述第一FPGA的逻辑完全相同。本专利技术的有益效果如下：本专利技术所述技术方案能够在设备数据量较大的情况下实现快速传输，解决了现有技术中因数据量大，需设置大量传输通道的局限性。此外采用本专利技术所公开的技术方案，使得整个系统的布局简单，实现成本低等。附图说明下面结合附图对本专利技术的具体实施方式作进一步详细的说明。图1示出本实施例中高速光纤传输方法的流程图；图2示出本实施例中FPGA的内部逻辑示意图；图3示出本实施例中高速光纤传输系统的示意图。具体实施方式为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。如图1-2所示，本专利技术一个方面公开了一种基于FPGA的高速光纤传输方法，所述方法包括：S1、第一FPGA4响应于计算机设备1的指令，将第一FLASH存储器8中固化的数据写入第一DDR3存储器6并通过第一FPGA专用调试器2将写入完成标志回传给计算机设备1；S2、所述计算机设备1响应于接收到的写入完成标志，通过所述第一FPGA专用调试器2向所述第一FPG本文档来自技高网...

【技术保护点】
1.一种基于FPGA的高速光纤传输方法，其特征在于，所述方法包括：S1、第一FPGA响应于计算机设备的指令，将第一FLASH存储器中固化的数据写入第一DDR3存储器并通过第一FPGA专用调试器将写入完成标志回传给计算机设备；S2、所述计算机设备响应于接收到的写入完成标志，通过所述第一FPGA专用调试器向所述第一FPGA发出传输开始指令；S3、所述第一FPGA响应于所述计算机设备的传输开始指令，将所述第一DDR3存储器中的数据读入所述第一FPGA，并对读入的数据进行处理后发送给第一光电转换模块；S4、所述第一光电转化模块将处理后数据由电信号转换成光信号后发送至第二光电转换模块；S5、所述第二光电转换模块将接收到的光信号转换为电信号后发送至第二FPGA；S6、所述第二FPGA对接收到的电信号进行处理并响应于所述计算机设备的指令，对处理后的数据进行存储或与所述第二FPGA的第二DDR3存储器中的数据进行对比，向所述计算机设备返回标志。

【技术特征摘要】
1.一种基于FPGA的高速光纤传输方法，其特征在于，所述方法包括：S1、第一FPGA响应于计算机设备的指令，将第一FLASH存储器中固化的数据写入第一DDR3存储器并通过第一FPGA专用调试器将写入完成标志回传给计算机设备；S2、所述计算机设备响应于接收到的写入完成标志，通过所述第一FPGA专用调试器向所述第一FPGA发出传输开始指令；S3、所述第一FPGA响应于所述计算机设备的传输开始指令，将所述第一DDR3存储器中的数据读入所述第一FPGA，并对读入的数据进行处理后发送给第一光电转换模块；S4、所述第一光电转化模块将处理后数据由电信号转换成光信号后发送至第二光电转换模块；S5、所述第二光电转换模块将接收到的光信号转换为电信号后发送至第二FPGA；S6、所述第二FPGA对接收到的电信号进行处理并响应于所述计算机设备的指令，对处理后的数据进行存储或与所述第二FPGA的第二DDR3存储器中的数据进行对比，向所述计算机设备返回标志。2.根据权利要求1所述的高速光纤传输方法，其特征在于，所述第一FPGA包括设置在第一印制电路板上的：DDR读写模块、FLASH读写模块、光纤数据收发模块和数据交互模块，其中，所述数据交互模块中包括校验模块，所述第一FPGA与所述第二FPGA的逻辑完全相同。3.根据权利要求2所述的高速光纤传输方法，其特征在于，所述步骤S3包括：S31、所述第一FPGA的数据交互模块接收所述计算机设备下发的传输开始指令；S32、所述第一FPGA的数据交互模块将所述第一DDR3存储器中的数据读入所述数据交互模块的数据缓存FIFO；S33、所述第一FPGA的光纤数据收发模块依据所述数据缓存FIFO状态读取数据；S34、所述第一FPGA的光纤数据收发模块对读取的数据进行处理并发送给所述第一光电转换模块。4.根据权利要求3所述的高速光纤传输方法，其特征在于，所述第一FPGA的光纤数据收发模块对读取的数据进行处理包括：缓存、串并转换和编码。5.根据权利要求2所述的高速光纤传输方法，其特征在于，所述步骤S6包括：S61、所述第二FPGA中的光纤数据收发模块对接收到的电信号进行解码、串并转换和缓存处理；S62、所述第二FPGA中的光纤数据收发模块将处理后的数据发送到所述第二FPGA中的数据交互模块；S63、所述计算机设备向所述第二FPGA中的数据交互模块发送接收储存指令或接收校验指令；S64、所述第二FPGA中的数据交互模块根据接收到的指令对接收到的数据进行存储或与第二DDR3存储器中的数据进行对比。6.根据权利要求5所述的高速光纤传输方法，其特征在于，所述步骤S64具体包括：当所述第二FPGA中的数据交互模块解析指令为接收校验操作，所述第二FPGA中的数据交互模块通过校验模块将接收到的数据与所述第二DDR3存储器中对应地...

【专利技术属性】
技术研发人员：秦涛，史康为，黄震，王志坤，
申请(专利权)人：北京无线电测量研究所，
类型：发明
国别省市：北京,11