【技术实现步骤摘要】
同步电路
本申请实施例涉及半导体
，尤其涉及一种同步电路。
技术介绍
数字信号是使用离散值表示的信号,具体的，数字信号通常使用0和1两个二进制数表示两种状态，并使用有限位的二进制数表示大小。有鉴于抗干扰能力强，易于加密和存储等优点，数字信号被广泛应用于半导体领域。通常，数字信号系统的输入信号可能是同步信号或者异步信号，当数字电路系统是同步信号系统时，若输入信号是异步信号，为了消除异步信号产生的亚稳态，在将异步信号输入同步时钟域之前，通过两个或者两个以上的同步寄存器将异步信号同步化。参见图1，图1为常用的两级同步电路的电路图，其中，该同步电路包括n组同步打拍电路，每组同步打拍电路包括两级寄存器1，并且，2n个寄存器1的时钟(clock，CLK)统一由时钟发生器(Clock)触发。基于图1所示的电路，异步信号D1，异步信号D2，……异步信号Dn一一输入到n组同步打拍电路中，n组同步打拍电路中每组同步打拍电路的两级寄存器1，对相应异步信号执行两级延时后，输出同步信号。即，n组同步打拍电路一一输出同步信号Q1，同步信号Q2，……，同步信号Qn。n是大于或者等于1的整...
【技术保护点】
1.一种同步电路，其特征在于，所述电路包括延时单元，检测单元和门控时钟单元，所述延时单元，用于接收P路异步信号，输出P路同步信号，所述P是大于或者等于1的整数；所述检测单元，用于检测所述P路异步信号中是否有至少一路异步信号发生跳变，并当所述P路异步信号中至少一路异步信号发生跳变时，向所述门控时钟单元输出门控信号；所述门控时钟单元，用于在接收所述门控信号后，向所述延时单元输出第一时钟脉冲，所述第一时钟脉冲用于触发所述延时单元对所述P路异步信号执行延时。
【技术特征摘要】
1.一种同步电路，其特征在于，所述电路包括延时单元，检测单元和门控时钟单元，所述延时单元，用于接收P路异步信号，输出P路同步信号，所述P是大于或者等于1的整数；所述检测单元，用于检测所述P路异步信号中是否有至少一路异步信号发生跳变，并当所述P路异步信号中至少一路异步信号发生跳变时，向所述门控时钟单元输出门控信号；所述门控时钟单元，用于在接收所述门控信号后，向所述延时单元输出第一时钟脉冲，所述第一时钟脉冲用于触发所述延时单元对所述P路异步信号执行延时。2.如权利要求1所述的同步电路，其特征在于，所述延时单元，还用于对应所述P路异步信号中的每路异步信号，向所述检测单元输出至少两路待检测信号，所述至少两路待检测信号包括对应路的异步信号，以及至少一路所述对应路异步信号上一次延时后的信号；所述检测单元，具体用于检测所述P路异步信号中的每路异步信号对应的至少两路待检测信号是否完全相同，并当至少一路异步信号对应的至少两路待检测信号不完全相同时，向所述门控时钟单元输出门控信号。3.如权利要求1或2所述的同步电路，其特征在于，所述检测单元用于输出门控信号，当所述P为1时，所述门控信号是所述异步信号对应的两路待检测信号的异或运算结果。4.如权利要求1或2所述的同步电路，其特征在于，所述检测单元用于输出门控信号，当所述P大于或者等于2时，所述门控信号是所述P路异步信号中每路异步信号的至少两路待检测信号的异或运算结果的或运算结果。5.如权利要求1至4中任一项所述的同步电路，其特征在于，所述门控时钟单元包括延时子单元、门控子单元、第一时钟发生子单元和第二时钟发生子单元，其中，所述延时子单元，用于接收第二时钟脉冲和所述门控信号，输出触发信号至所述门控子单元，所述触发信号是按照所述第二时钟脉冲的时钟周期对所述门控信号执行延时后得到的；所述门控子单元，用于在接收到所述触发信号时，向所述第一时钟发生子单元输出使能信号；所述第一时钟发生子单元，用于在所述使能信号的作用下，向所述延时单元输出所述第一时钟脉冲；所述第二时钟发生子单元，用于向所述延时子单元输出所述第二时钟脉冲。6.如权利要求1或2所述的同步电路，其特征在于，所述延时单元包括P组同步打拍电路，所述P组同步打拍电路中的每组同步打拍电路，用于接收所述P路异步信号中与所述同步打拍电路对应的异步信号，并输出相应异步信号对应的同步信号；所述P组同步打拍电路中每组同步打拍电路包括Q级寄存器，所述Q级寄存器中的第一级寄...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。