The invention belongs to computer hardware technology and relates to a circuit structure of a multi-bus reconfigurable processor chip. The circuit includes the core of FPGA, bus, the core interface of FPGA and the core loading circuit of FPGA. The core of the FPGA is programmable. The processor accesses the core of the FPGA through the bus and the core interface of the FPGA. The user loads the self-designed logic circuit into the core of the FPGA through the core loading circuit of the FPGA. A multi-bus reconfigurable processor chip circuit is provided.
【技术实现步骤摘要】
一种多总线可重构处理器芯片电路
本专利技术属于计算机硬件技术，涉及一种多总线可重构处理器芯片的电路结构。
技术介绍
机载计算机的飞控系统需要配置高性能处理器，内嵌大容量FPGA，可实现功能定制，同时通过429，422，1553B等接口实现飞控计算机与外设的通信，而国内尚未有满足该需求的处理器芯片。
技术实现思路
本专利技术的目的：提供一种多总线可重构处理器芯片电路。本专利技术的技术方案：一种多总线可重构处理器芯片电路，其特征为：所述的电路包括FPGA核、总线、FPGA核接口和FPGA核加载电路，所述的FPGA核可编程，处理器通过总线和FPGA核接口访问FPGA核，用户通过FPGA核加载电路将自主设计的逻辑电路加载至FPGA核内。优选地，所述电路包括处理器核、中断控制器、浮点处理单元、二级Cache控制器、SRAM存储器、PLB仲裁器、SRAM控制器、SDRAM控制器、1553B协议处理器、FPGA核接口、FPGA核、以太网接口、DMA控制器、PLB到OPB桥、FPGA核加载电路、EBC存储器接口、看门狗、定时器、实时时钟、脉宽调制、LVDS接口、429总线控制器、串口...
【技术保护点】
1.一种多总线可重构处理器芯片电路，其特征为：所述的电路包括FPGA核、总线、FPGA核接口和FPGA核加载电路，所述的FPGA核可编程，处理器通过总线和FPGA核接口访问FPGA核，用户通过FPGA核加载电路将自主设计的逻辑电路加载至FPGA核内。
【技术特征摘要】
1.一种多总线可重构处理器芯片电路，其特征为：所述的电路包括FPGA核、总线、FPGA核接口和FPGA核加载电路，所述的FPGA核可编程，处理器通过总线和FPGA核接口访问FPGA核，用户通过FPGA核加载电路将自主设计的逻辑电路加载至FPGA核内。2.根据权利要求1所述的一种多总线可重构处理器芯片电路，其特征为：所述电路包括处理器核、中断控制器、浮点处理单元、二级Cache控制器、SRAM存储器、PLB仲裁器、SRAM控制器、SDRAM控制器、1553B协议处理器、FPGA核接口、FPGA核、以太网接口、DMA控制器、PLB到OPB桥、FPGA核加载电路、EBC存储器接口、看门狗、定时器、实时时钟、脉宽调制、LVDS接口、429总线控制器、串口控制器、IIC接口以及通用输入输出模块；处理器核与中断控制器、浮点处理单元、二级Cache控制器直接连接，二级Cache控制器与SRAM存储器、PLB仲裁器直接连接，PLB仲裁器通过PLB总线1连接SRAM控制器和SDRAM控制器，通过PLB总线2连接1553B协议处理器、FPGA核接口和以太网接口，FPGA核与FPGA核接口直接连接，DMA控制器与PLB仲裁器和OPB总线连接，PLB总线2通过PLB到OPB桥与OPB总线连接，FPGA核加载电路、EBC存储器接口、看门狗、定时器、实时时钟、脉宽调制、LVDS接口、...
【专利技术属性】
技术研发人员：刘承禹，田泽，郭蒙，王泉，杜斐，王世中，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。