产生双极时钟信号的电平移位器电路制造技术

本公开涉及产生双极时钟信号的电平移位器电路。在一些实例中，电平移位器电路(110)包括：第一晶体管对(237)，其在第一输入节点(203)处级联；第二晶体管对(239)，其在第二输入节点(207)处级联，其中所述第一和第二晶体管对在第一节点(213)、第二节点(211)、第三节点(215)和第四节点(217)处耦合；第三晶体管对(219)，其在所述第一节点和所述第三节点处耦合到所述第一晶体管对，其中所述第三晶体管对被配置成产生第一双极时钟信号；第四晶体管对(229)，其在所述第二节点和所述第四节点处耦合到所述第二晶体管对，其中所述第四晶体管对被配置成产生第二双极时钟信号；以及时钟产生电路(240)，其耦合到所述第一节点、所述第二节点、所述第三节点和所述第四节点。

A Level Shifter Circuit for Generating Bipolar Clock Signal

The present disclosure relates to a level shifter circuit that generates a bipolar clock signal. In some instances, the level shifter circuit (110) includes: a first transistor pair (237) cascaded at the first input node (203); a second transistor pair (239) cascaded at the second input node (207), where the first and second transistor pairs are coupled at the first node (213), the second node (211), the third node (215) and the fourth node (217); and a third transistor pair (219), It is coupled to the first transistor pair at the first node and the third node, where the third transistor pair is configured to generate a first bipolar clock signal; the fourth transistor pair (229) is coupled to the second transistor pair at the second node and the fourth node, where the fourth transistor pair is configured to generate a second bipolar clock signal; The clock generation circuit (240) is coupled to the first node, the second node, the third node and the fourth node.

【技术实现步骤摘要】
产生双极时钟信号的电平移位器电路相关申请的交叉引用本申请案要求第62/589,133号美国临时专利申请的优先权，其于2017年11月21日递交，标题为“具有电压摆幅倍增性能的电平转换器(LevelTranslatorWithVoltageSwingDoublingCapability)”，且由此以全文引用的方式并入本文中。
本公开涉及电路，并且更具体地说，涉及产生双极时钟信号的电平移位器电路。
技术介绍
电平移位器电路将输入信号从一个电压电平转换到另一个电压电平。这一转换允许以不同电压电平操作的两个电路彼此兼容。举例来说，在以1.8V操作的低功率应用程序处理器与以3.3或5V操作的模拟电路之间，需要电平移位器，以便使合并的系统可靠地执行。
技术实现思路
根据本公开的至少一个实例，一种电平移位器电路被配置成产生第一双极时钟信号和第二双极时钟信号，所述电平移位器电路包括：在第一输入节点处级联的第一晶体管对；在第二输入节点处级联的第二晶体管对，其中所述第一和第二晶体管对在第一节点、第二节点、第三节点和第四节点处耦合。所述电平移位器电路进一步包括：第三晶体管对，其在所述第一节点和所述第三节点处耦合到所述第一晶体管对，其中所述第三晶体管对被配置成产生所述第一双极时钟信号；第四晶体管对，其在所述第二节点和所述第四节点处耦合到所述第二晶体管对，其中所述第四晶体管对被配置成产生所述第二双极时钟信号；以及时钟产生电路，其耦合到所述第一节点、所述第二节点、所述第三节点和所述第四节点，其中所述时钟产生电路被配置成在所述第一节点处产生第一时钟，在所述第二节点处产生第二时钟，在所述第三节点处产生第三时钟，及在所述第四节点处产生第四时钟。根据本公开的至少一个实例，一种系统包括：第一金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect-transistor；MOSFET)，其具有第一源极端、第一漏极端和第一栅极端；第二MOSFET，其具有第二源极端、第二漏极端和第二栅极端，其中所述第一源极端在第一输入节点处耦合到所述第二源极端；第三MOSFET，其具有第三源极端、第三漏极端和第三栅极端；第四MOSFET，其具有第四源极端、第四漏极端和第四栅极端，其中所述第三源极端在第二输入节点处耦合到所述第四源极端。所述系统进一步包括：第一晶体管电路，其耦合到所述第一漏极端、所述第二漏极端和所述第一输入节点；以及第二晶体管电路，其耦合到所述第三漏极端、所述第四漏极端和所述第二输入节点，其中所述第一漏极端在第一节点处耦合到所述第三栅极端，所述第三漏极端在第二节点处耦合到所述第一栅极端，所述第二漏极端在第三节点处耦合到所述第四栅极端，且所述第四漏极端在第四节点处耦合到所述第二栅极端，其中所述第一节点耦合到被配置成接收第一时钟信号的第一电容器，所述第二节点耦合到被配置成接收第二时钟信号的第二电容器，所述第三节点耦合到被配置成接收第三时钟信号的第三电容器，所述第四节点耦合到被配置成接收第四时钟信号的第四电容器，其中所述第一、第二、第三和第四时钟在第一电压电平与第二电压电平之间振荡。根据本公开的至少一个实例，一种系统包括：振荡器，其被配置成产生第一时钟信号；以及电平移位器电路，其耦合到所述振荡器且包括多个晶体管，且具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端被配置成接收第一输入信号，且所述第二输入端被配置成接收第二输入信号，其中所述电平移位器被配置成产生第二时钟信号和第三时钟信号，所述第二时钟信号和第三时钟信号分别在所述第一输入信号和所述第二输入信号周围振荡。附图说明为了详细描述各种实例，现在参考随附图式，其中：图1(a)是根据各种实例的斩波放大器电路的一部分的说明性示意图；图1(b)是根据各种实例的描绘涉及图1(a)的斩波放大器电路的时钟信号的说明性时序图；图2(a)是根据各种实例的被配置成产生双极时钟信号的电平移位器的说明性示意电路图；以及图2(b)是根据各种实例的描绘涉及图2(a)的电平移位器的时钟信号的另一说明性时序图。具体实施方式如上所述，电平移位器电路可以用于包含以不同电压电平操作的多个电路的应用。这样一个应用包含斩波放大器电路。斩波放大器电路接收输入信号且产生获得的输入信号的放大版本。斩波放大器电路不同于典型放大器电路，其在于斩波放大器电路包含被配置成移除与典型放大器相关的偏移和其它错误的一或多个斩波电路。在一些情况下，斩波放大器电路包含输入斩波电路，其通过以固定频率切换输入信号的极性，转化输入信号(例如，基本恒定的信号，如直流(directcurrent；DC)信号)为交变输出信号(例如，交流(alternatingcurrent；AC)信号或交变DC信号)。此交变输出信号随后由放大器放大。在一些情况下，斩波放大器电路还包含输出斩波电路，其耦合到放大器的输出，且转化放大的交变输出信号为放大的DC信号，其换言之为输入信号的放大版本。在放大之前，使用斩波电路，或换言之，转换固定DC信号为交变DC(或AC)信号是有利的，这是因为由放大器引入到交变DC信号的非理想性(例如，偏移、噪声)相对于由放大器引入到固定DC信号的非理想性更容易补偿。在一些情况下，斩波电路包含两对晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))，其使用时钟信号交替地接通/关断。换句话说，时钟信号提供栅极信号到每一个晶体管，且控制晶体管的接通/关断情况。晶体管的这种交替接通/关断促使转换输入DC信号为交变DC信号。在一些情况下，为有效地接通/关断晶体管，时钟信号的电压电平需要被电平转换，以匹配输入DC信号的电压电平。举例来说，假设斩波电路采用一或多个n掺杂MOSFET(n-dopedMOSFET；nMOS)，且输入DC信号由其源极端接收。为有效地接通nMOS(例如，有源区中的nMOS)，栅极信号需要高于源电压(例如，输入电压)与nMOS的阈值电压的总和。另一方面，如下文进一步描述，为有效地关断nMOS，栅极信号需要低于输入DC信号加nMOS的阈值电压。因此，在斩波电路接收的时钟信号和输入信号以不同电压电平操作的情况下，时钟信号需要被电平转换。作为实例，假设时钟信号在0与1.7V之间振荡，且输入信号是40VDC电源。在这种情况中，时钟信号需要被阈值电压电平转换为相比于输入信号电压更高(在n掺杂MOSFET情况下)或更低(在p掺杂MOSFET情况下)，以有效地接通晶体管。然而，为关断这些晶体管，对于nMOS/pMOS，时钟信号需要分别低于/高于输入电压加阈值电压。在一些情况下，为关断nMOS/pMOS开关，惯例为将栅极电压带到等于源电压。如上所述，斩波电路中的晶体管被交替地接通和关断，使得当第一对晶体管被接通时，第二对被关断，且反之亦然。在此状况下，有限的电压差值(例如，输入电压之间的电压，其通常为近似几百mV)遍及关断的这一对晶体管(“关断晶体管”)存在。在一些情况下，由电平转换时钟信号提供的关断信号并不适当地关断所述关断晶体管。举例来说，假设nMOS晶体管即将被关断。在这种情况下，栅极信号需要低于源极电压(例如，输入电压)加阈值电压，并且，如上所述，惯例为将栅极电压带到等于源电压，来关本文档来自技高网...

【技术保护点】
1.一种电平移位器电路，其被配置成产生第一双极时钟信号和第二双极时钟信号，所述电平移位器电路包括：在第一输入节点处级联的第一晶体管对；在第二输入节点处级联的第二晶体管对，其中所述第一和第二晶体管对在第一节点、第二节点、第三节点和第四节点处耦合；第三晶体管对，其在所述第一节点和所述第三节点处耦合到所述第一晶体管对，其中所述第三晶体管对被配置成产生所述第一双极时钟信号；第四晶体管对，其在所述第二节点和所述第四节点处耦合到所述第二晶体管对，其中所述第四晶体管对被配置成产生所述第二双极时钟信号；以及时钟产生电路，其耦合到所述第一节点、所述第二节点、所述第三节点和所述第四节点，其中所述时钟产生电路被配置成在所述第一节点处产生第一时钟，在所述第二节点处产生第二时钟，在所述第三节点处产生第三时钟，及在所述第四节点处产生第四时钟。

【技术特征摘要】
2017.11.21 US 62/589,133;2018.08.13 US 16/101,6991.一种电平移位器电路，其被配置成产生第一双极时钟信号和第二双极时钟信号，所述电平移位器电路包括：在第一输入节点处级联的第一晶体管对；在第二输入节点处级联的第二晶体管对，其中所述第一和第二晶体管对在第一节点、第二节点、第三节点和第四节点处耦合；第三晶体管对，其在所述第一节点和所述第三节点处耦合到所述第一晶体管对，其中所述第三晶体管对被配置成产生所述第一双极时钟信号；第四晶体管对，其在所述第二节点和所述第四节点处耦合到所述第二晶体管对，其中所述第四晶体管对被配置成产生所述第二双极时钟信号；以及时钟产生电路，其耦合到所述第一节点、所述第二节点、所述第三节点和所述第四节点，其中所述时钟产生电路被配置成在所述第一节点处产生第一时钟，在所述第二节点处产生第二时钟，在所述第三节点处产生第三时钟，及在所述第四节点处产生第四时钟。2.根据权利要求1所述的电平移位器电路，其中所述时钟产生电路经由不同电容器耦合到所述第一、第二、第三和第四节点中的每一个。3.根据权利要求1所述的电平移位器电路，其中所述第一、第二、第三和第四时钟被配置成产生所述第一双极时钟信号和所述第二双极时钟信号。4.根据权利要求1所述的电平移位器电路，其中所述第一、第二、第三和第四时钟被配置成在第一电压电平与第二电压电平之间振荡。5.根据权利要求1所述的电平移位器电路，其中所述第一晶体管对被配置成交替地接通和关断，其中所述第二晶体管对被配置成交替地接通和关断。6.根据权利要求1所述的电平移位器电路，其中所述第一双极时钟信号被配置成在第一电压电平与第二电压电平之间振荡，其中所述第一输入信号在所述第一电压电平与所述第二电压电平之间，其中所述第二双极时钟信号被配置成在第三电压电平与第四电压电平之间振荡，其中所述第二输入信号在所述第三电压电平与所述第四电压电平之间。7.根据权利要求1所述的电平移位器电路，其中所述第三晶体管对被配置成交替地接通和关断，其中所述第四晶体管对被配置成交替地接通和关断。8.一种系统，其包括：第一金属氧化物半导体场效应晶体管MOSFET，其具有第一源极端、第一漏极端和第一栅极端；第二MOSFET，其具有第二源极端、第二漏极端和第二栅极端，其中所述第一源极端在第一输入节点处耦合到所述第二源极端；第三MOSFET，其具有第三源极端、第三漏极端和第三栅极端；第四MOSFET，其具有第四源极端、第四漏极端和第四栅极端，其中所述第三源极端在第二输入节点处耦合到所述第四源极端；第一晶体管电路，其耦合到所述第一漏极端、所述第二漏极端和所述第一输入节点；以及第二晶体管电路，其耦合到所述第三漏极端、所述第四漏极端和所述第二输入节点，其中所述第一漏极端在第一节点处耦合到所述第三栅极端，所述第三漏极端在第二节点处耦合到所述第一栅极端，所述第二漏极端在第三节点处耦合到所述第四栅极端，且所述第四漏极端在第四节点处耦合到所述第二栅极端，其中所述第一节点耦合到被配置成接收第一时钟信号的第一电容器，所述第二节点耦合到被配置成接收第二时钟信号的第二电容器，所述第三节点耦合到被配置成接收第三时钟信号的第三电容器，所述第四节点耦合到被配置成接收第四时钟信号的第四电容器，其中所述第一、第二、第三和第四时钟在第一电压电平与第二电压电平之间振...

【专利技术属性】
技术研发人员：B·P·达什，R·巴拉辛加姆，D·特里福诺夫，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US