基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及方法技术方案

本发明专利技术涉及一种基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，包括多接口控制及命令解析模块，用于自动化地完成样本信息的传输及命令解析；样本管理有限状态机，用于计算相关数据，并完成样本的拆分、翻转和写入；并行相关处理器组，用于并行完成针对多个目标的高性能处理工作；多输出数据形成器，用于同时实现多输出结果的数据形成，并向外输出标志位信号。本发明专利技术还涉及一种实现基于FPGA的应用于水声定位的可重配置和多输出的实时处理控制方法。采用了该系统和方法，使得整个实现过程中在多个阵元、多个目标下，实现高速并行的相关处理，解决实时性、通用性以及抗噪性方面的问题，有效地实现高性能相关。

Real-time processing system and method of reconfigurable and multi-output for underwater acoustic positioning based on FPGA

The invention relates to a real-time processing system based on FPGA applied to underwater acoustic positioning to realize reconfiguration and multi-output, including multi-interface control and command parsing module, which is used to automatically complete the transmission of sample information and command parsing; sample management finite state machine, which is used to calculate relevant data and complete the splitting, flipping and writing of samples; parallel correlation processor group, which is used for High performance processing for multiple targets is accomplished in parallel, and multi-output data formator is used to generate multi-output data at the same time, and output flag bit signals to the outside. The invention also relates to a reconfigurable and multi-output real-time processing control method for underwater acoustic positioning based on FPGA. By using this system and method, high-speed parallel correlation processing can be realized under multiple array elements and multiple targets in the whole implementation process, which solves the problems of real-time, versatility and anti-noise, and effectively realizes high-performance correlation.

【技术实现步骤摘要】
基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及方法
本专利技术涉及水声信号处理领域，尤其涉及水声定位导航实时处理领域，具体是指一种基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及其方法。
技术介绍
实时相关处理技术是水声定位导航中的一种非常常见的技术，具有非常重要的应用价值。在涉及水声实时信号处理的应用中，特别是水声定位导航等应用中，常需要利用不同频段、不同体制的信号实现多通道、多目标的检测，因此，将相关器设计成具有样本自动可重配置性能是十分必要的。此外，考虑到不同场合下检测信号形式及信号长度的多变性会使常见的相关器无法完成计算，因此，研究基于现场可编程逻辑阵列(FieldProgrammableGateArray，FPGA)设计具有并行高性能的可扩展的通用型相关器亦是必要的。最后，因水下物理环境较为复杂，存在着多途现象、传输衰减及吸收衰减的情况，为保证较好的检测性能，将包括相关结果、时间增益补偿相关结果和归一化相关结果等多种结果同时输出并完成数据形成，实现协同处理，亦具有重要意义。目前，现有的常用的用于基于FPGA的水声定位导航的实时相关处理方法，样本的信息是确定的，无法通过多接口自动传输、自动配置，缺乏通用性；另外，在处理时难以实现通用性的并行计算，受通道数、目标数变化的影响很大，致使逻辑设计需要频繁修改；最后，在后续处理中，未将相关的多输出形成数据输出，无法形成协同处理机制。因此，无论是从实时相关处理的通用型、实时性或是抗噪性的角度，一般的基于FPGA的实时相关处理方法在性能上欠佳。
技术实现思路
本专利技术的目的是克服了上述现有技术的缺点，提供了一种满足导航过程的实时性、通用性、抗噪性要求的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及其方法。为了实现上述目的，本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及其方法如下：该基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其主要特点是，所述的系统包括：多接口控制及命令解析模块，用于自动化地完成样本信息的传输及命令解析；样本管理有限状态机，与所述的多接口控制及命令解析模块相连接，用于计算相关数据，并完成样本的拆分、翻转和写入；并行相关处理器组，与所述的样本管理有限状态机相连接，用于并行完成针对多个目标的高性能处理工作；多输出数据形成器，与所述的并行相关处理器组相连接，用于同时实现多输出结果的数据形成，并向外输出标志位信号。较佳地，所述的多接口控制及命令解析模块包括：控制器组，用于接收各个接口的命令和样本信息；多接口命令配置解析器，与所述的控制器组相连接，用于解析处理命令及样本信息，并同时传输给所述的样本管理有限状态机，命令触发后的样本信息经过处理后互相覆盖。较佳地，所述的多接口控制及命令解析模块将样本信息写入闪存，实现在重启或命令解析操作下自动读取并自动配置。较佳地，所述的样本管理有限状态机包括：配置控制有限状态机，与所述的多接口命令配置解析器相连接，用于计算期望相关点数、所需的并行通道数和子相关计算单元填零数；样本存储RAM单元，包括实部RAM子单元组和虚部RAM子单元组，均与所述的并行相关处理器组相连接，用于将样本信息拆分翻转并分别写入实部RAM子单元组及虚部RAM子单元组，所述的实部RAM子单元组用于存储实部数据，所述的虚部RAM子单元组用于存储虚部数据。较佳地，所述的并行相关处理器组包括：延迟控制器，与所述的样本存储RAM单元相连接，用于对多路信号分别延迟控制；多路相关计算子单元组，与所述的延迟控制器相连接，用于并行完成数据的实部和虚部计算；相关信号综合单元，与所述的多路相关计算子单元组相连接，用于对实部和虚部分别累加计算，并对相关子信号进行综合运算。较佳地，所述的多输出数据形成器包括：计算输出单元，与所述的并行相关处理器组相连接，用于计算并多输出相关能量结果、时间增益补偿后的相关能量结果、归一化相关系数结果，以及相关时延结果、相关相位结果；数据形成单元，与所述的计算输出单元相连接，用于将各输出结果存入数据形成存储器，并向外输出标志位信号。该基于上述系统实现基于FPGA的应用于水声定位的可重配置和多输出的实时处理控制方法，其主要特点是，所述的方法包括以下步骤：(1)所述的多接口控制及命令解析模块完成实时相关处理样本的重配置；(2)所述的样本管理有限状态机计算期望相关点数、所需的并行通道数和子相关计算单元填零数，完成样本拆分、翻转及写入；(3)所述的并行相关处理器组并行完成针对多阵元多个目标的高性能相关处理；(4)所述的多输出数据形成器通过时间增益补偿后的相关能量结果、归一化相关系数结果、相关时延结果和相关相位结果完成多输出数据结果。较佳地，所述的样本管理有限状态机包括配置控制有限状态机和样本存储RAM单元，所述的样本存储RAM单元包括实部RAM子单元组和虚部RAM子单元组，所述的步骤(2)具体包括以下步骤：(2.1)所述的配置控制有限状态机完成命令解析并获得命令及数据；(2.2)所述的配置控制有限状态机计算期望相关点数、所需的并行通道数和子相关计算单元填零数；(2.3)样本存储RAM单元将样本拆分、翻转并写入实部RAM子单元组及虚部RAM子单元组。较佳地，所述的步骤(3)具体包括以下步骤：(3.1)所述的延迟控制器完成信号延迟控制；(3.2)所述的多路相关计算子单元组并行完成数据的实部和虚部计算；(3.3)所述的相关信号综合单元对相关子信号进行综合运算。采用了本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统及其方法，使得整个实现过程中在多个阵元、多个目标下，实现高速并行的相关处理，解决实时性、通用性以及抗噪性方面的问题，有效地实现高性能相关。可通过多接口自动传输、自动配置，具有通用性；在处理时实现通用性的并行计算，不受受通道数、目标数变化的影响，将相关的多输出形成数据输出，形成协同处理机制，在实时相关处理的通用型、实时性和抗噪性上具有较为明显的创新改进。附图说明图1为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的结构示意图。图2为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的多接口控制及命令解析模块的结构示意图。图3为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的样本管理有限状态机的结构示意图。图4为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的相关计算子单元组中相关计算的结构示意图。图5为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的相关计算子单元组中的相关计算子单元基本计算的结构示意图。图6为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的多输出计算及数据形成器的结构示意图。图7为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的能量-距离衰减曲线示意图。图8为本专利技术的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统的时间增益补偿-距离衰减曲线示意图。图9为本专利技术的实现基于FPGA的应用于水声定位的可重配置和多输出的实时处理控制方法的流程示意图。具体实施方式为了能本文档来自技高网...

【技术保护点】
1.一种基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的系统包括：多接口控制及命令解析模块，用于自动化地完成样本信息的传输及命令解析；样本管理有限状态机，与所述的多接口控制及命令解析模块相连接，用于计算相关数据，并完成样本的拆分、翻转和写入；并行相关处理器组，与所述的样本管理有限状态机相连接，用于并行完成针对多个目标的高性能处理工作；多输出数据形成器，与所述的并行相关处理器组相连接，用于同时实现多输出结果的数据形成，并向外输出标志位信号。

【技术特征摘要】
1.一种基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的系统包括：多接口控制及命令解析模块，用于自动化地完成样本信息的传输及命令解析；样本管理有限状态机，与所述的多接口控制及命令解析模块相连接，用于计算相关数据，并完成样本的拆分、翻转和写入；并行相关处理器组，与所述的样本管理有限状态机相连接，用于并行完成针对多个目标的高性能处理工作；多输出数据形成器，与所述的并行相关处理器组相连接，用于同时实现多输出结果的数据形成，并向外输出标志位信号。2.根据权利要求1所述的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的多接口控制及命令解析模块包括：控制器组，用于接收各个接口的命令和样本信息；多接口命令配置解析器，与所述的控制器组相连接，用于解析处理命令及样本信息，并同时传输给所述的样本管理有限状态机，命令触发后的样本信息经过处理后互相覆盖。3.根据权利要求2所述的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的多接口控制及命令解析模块将样本信息写入闪存，实现在重启或命令解析操作下自动读取并自动配置。4.根据权利要求1所述的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的样本管理有限状态机包括：配置控制有限状态机，与所述的多接口命令配置解析器相连接，用于计算期望相关点数、所需的并行通道数和子相关计算单元填零数；样本存储RAM单元，包括实部RAM子单元组和虚部RAM子单元组，均与所述的并行相关处理器组相连接，用于将样本信息拆分翻转并分别写入实部RAM子单元组及虚部RAM子单元组，所述的实部RAM子单元组用于存储实部数据，所述的虚部RAM子单元组用于存储虚部数据。5.根据权利要求1所述的基于FPGA应用于水声定位实现可重配置和多输出的实时处理系统，其特征在于，所述的并行相关处理器组包括：延迟控制器，与所述的样本存储RAM单元相连接，用于对多路信号分别延迟控制；多路相关计算子单元组，与所述的延迟控制器相连接，用于并行完成数据的实部和虚部计算；相关信号综合单元，与所述的多路相关计算子单元组相连接，用于对实部和虚部...

【专利技术属性】
技术研发人员：洪峰，冯海泓，黄敏燕，陈峰，李钉云，
申请(专利权)人：中国科学院声学研究所东海研究站，
类型：发明
国别省市：上海,31