包含具超晶格的共振隧穿二极管结构的半导体器件及相关方法技术

一种半导体器件，包含至少一个双势垒共振隧穿二极管(DBRTD)。该至少一个DBRTD可以包含第一掺杂半导体层以及在第一掺杂半导体层上且包含超晶格的第一势垒层。该超晶格可以包含堆叠层组，每个层组都包含用于限定基底半导体部分的多个堆叠的基底半导体单层，以及被约束于相邻的基底半导体部分的晶格内的至少一个非半导体单层。所述至少一个DBRTD还可以包含在第一势垒层上的本征半导体层、在本征半导体层上的第二势垒层，以及在第二超晶格层上的第二掺杂半导体层。

Semiconductor Devices Containing Resonant Tunneling Diode Structures with Superlattices and Related Methods

A semiconductor device includes at least one double barrier resonant tunneling diode (DBRTD). The at least one DBRTD may include a first doped semiconductor layer and a first barrier layer on the first doped semiconductor layer and comprising a superlattice. The superlattice may comprise stack layer groups, each containing a plurality of stacked base semiconductor monolayers for defining a base semiconductor portion, and at least one non-semiconductor monolayer within a lattice confined to an adjacent base semiconductor portion. The at least one DBRTD can also be included in an intrinsic semiconductor layer on the first barrier layer, a second barrier layer on the intrinsic semiconductor layer, and a second doped semiconductor layer on the second superlattice layer.

【技术实现步骤摘要】
【国外来华专利技术】包含具超晶格的共振隧穿二极管结构的半导体器件及相关方法
本公开内容一般地涉及半导体器件，并且更特别地涉及半导体二极管结构及相关的电路和方法。
技术介绍
结构和技术已经被提出用于通过例如提升电荷载流子的迁移率来增强半导体器件的性能。例如，Currie等人的美国专利申请No.2003/0057416公开了硅、硅锗和弛豫硅的且还包含会导致性能下降的无杂质区的应变材料层。在上硅层内产生的双轴应变改变了载流子迁移率，使得更高速度和/或更低功率的器件成为可能。Fitzgerald等人的已公开的美国专利申请No.2003/0034529公开了同样基于类似的应变硅技术的CMOS逆变器。Takagi的美国专利No.6,472,685B2公开了一种包含硅碳层的半导体器件，该硅碳层被夹在硅层之间使得第二硅层的导带和价带受到拉伸应变。具有较小的有效质量的且已经由施加于栅电极的电场感生的电子被约束于第二硅层内，因而n沟道MOSFET被断言具有更高的迁移率。Ishibashi等人的美国专利No.4,937,204公开了一种超晶格，在该超晶格内交替地外延生长出少于8个单层的且含有分数或二元(fractionalorbinary)化合物半导体层的多个层。主电流的方向垂直于超晶格的所述层。Wang等人的美国专利No.5,357,119公开了一种具有通过减少散布于超晶格内的合金而获得的较高迁移率的Si-Ge短周期(shortperiod)超晶格。沿着这些路线，Candelaria的美国专利No.5,683,934公开了一种包括含有硅和第二种材料的合金的沟道层的迁移率增强型(enhanced)MOSFET，该第二种材料基本上以可使沟道层处于拉伸应力下的一定百分比存在于硅晶格内。美国专利No.5,357,119toWangetal。Tsu的美国专利No.5,216,262公开了一种包含两个势垒区以及夹在两个势垒区之间的外延生长的薄半导体层的量子阱结构。每个势垒区包含具有总体为2-6个单层的厚度的SiO2/Si的交替层。厚度更大的硅区被夹在两个势垒之间。同样是Tsu的且于2000年9月6日在线发表于AppliedPhysicsandMaterialsScience&Processing(pp.391-402)的文章“Phenomenainsiliconnanostructuredevices”公开了硅和氧的半导体原子超晶格(SAS)。Si/O超晶格被公开为可用于硅量子和发光器件。特别地，构建并测试了绿色电致发光二极管。在二极管结构中的电流是垂直的，即垂直于SAS层。所公开的SAS可以包含由所吸附的核素(如氧原子和CO分子)隔开的半导体层。在所吸附的氧单层之上的硅生长被描述为具有相当低的缺陷密度的外延。一种SAS结构包含为大约8层硅原子层的1.1纳米厚的硅部分，并且另一种结构具有两倍该厚度的硅。Luo等人发表于PhysicalReviewLetters(Vol.89，No.7，2002-08-12)的文章“ChemicalDesignofDirect-GapLight-EmittingSilicon”进一步讨论了Tsu的发光SAS结构。Wang、Tsu和Lofgren的已公开的国际申请WO02/103,767A1，公开了薄的硅和氧、碳、氮、磷、锑、砷或氢的势垒构建块，从而使垂直流过晶格的电流减少超过四个数量级。绝缘层/势垒层可允许低缺陷外延硅沉积于该绝缘层旁边。Mears等人的已公开的英国专利申请2,347,520公开了非周期光子带隙(APBG)结构的原理可以适用于电子带隙工程。特别地，该申请公开了诸如带极小位置、有效质量等的材料参数能够被调整以产生具有所需带结构特征的新的非周期性材料。该申请还公开，诸如电导率、热导率和介电常数或磁导率的其他参数同样可被设计到该材料中。而且，Wang等人的美国专利No.6,376,337公开了一种用于生产用于半导体器件的绝缘层或势垒层的方法，该方法包括将硅和至少一种别的元素的层沉积于硅衬底上，由此该沉积层基本上没有缺陷，使得基本上没有缺陷的外延硅能够沉积于沉积层上。作为选择，一种或多种元素(优选包括氧)的单层被吸附于硅衬底上。多个绝缘层夹在外延硅之间的形成了势垒复合物。尽管存在这些方法，但仍需要进一步增强使用先进的半导体材料和处理技术来实现半导体器件的改进性能。
技术实现思路
一种半导体器件，可以包含至少一个双势垒共振隧穿二极管(DBRTD)。该至少一个DBRTD可以包含第一掺杂半导体层以及在第一掺杂半导体层上且包含超晶格的第一势垒层。该超晶格可以包含堆叠层组，每个层组包含用于限定基底半导体部分的多个堆叠的基底半导体单层，以及被约束于相邻的基底半导体部分的晶格内的至少一个非半导体单层。该至少一个DBRTD还可以包含在第一势垒层上的本征半导体层、在本征半导体层上的第二势垒层，以及在第二超晶格层上的第二掺杂半导体层。根据一种示例实施例，第一和第二掺杂半导体层可以包含硅，并且本征层可以包含硅和锗中的至少一种。而且，第二势垒层同样可以包含超晶格，并且第二掺杂半导体层可以相应地包含单晶半导体层。根据另一个实例，第二势垒层包括氧化物层，并且第二掺杂半导体层可以包括多晶半导体层。在一种示例的实施方式中，第一和第二掺杂半导体层可以具有相同的掺杂剂导电类型。在另一种示例的实施方式中，第一和第二掺杂半导体层可以具有相反的掺杂剂导电类型。该至少一个DBRTD可以是一对串联连接的DBRTD，用于限定单稳态-双稳态转换逻辑元件(MOBILE)。例如，所述至少一个非半导体单层可以包括氧，并且半导体单层可以包括硅。方法方面是用于制造半导体器件的，并且可以包括通过形成第一掺杂半导体层来形成至少一个双势垒共振隧穿二极管(DBRTD)，以及形成在第一掺杂半导体层上的且包含超晶格的第一势垒层。该超晶格可以包含多个堆叠层组，每个层组包含用于限定基底半导体部分的多个堆叠的基底半导体单层，以及被约束于相邻的基底半导体部分的晶格内的至少一个非半导体单层。该方法还可以包括在第一势垒层上形成本征半导体层，在本征半导体层上形成第二势垒层，以及在第二超晶格层上形成第二掺杂半导体层。更特别地，第一和第二掺杂半导体层可以包含硅，并且本征层可以包含锗。根据一种示例实施例，第二势垒层同样可以包含超晶格。而且，第二掺杂半导体层可以包括单晶半导体层。根据另一个实例，第二势垒层包括氧化物层，并且第二掺杂半导体层可以包括多晶半导体层。例如，第一和第二掺杂半导体层可以具有相同的掺杂剂导电类型。根据另一个实例，第一和第二掺杂半导体层可以具有相反的掺杂剂导电类型。例如，所述至少一个非半导体单层可以包括氧，并且半导体单层包括硅。附图说明图1是用于根据一种示例实施例的半导体器件中的超晶格的大幅度放大的示意剖视图。图2是图1所示的超晶格的一部分的示意性原子透视图。图3是根据一种示例实施例的超晶格的另一种实施例的大幅度放大的示意剖视图。图4A是针对现有技术的体硅以及图1-2所示的4/1Si/O超晶格两者的来自伽玛点(G)的所计算带结构的曲线图。图4B是针对现有技术的体硅以及图1-2所示的4/1Si/O超晶格两者的来自Z点的所计算带结构的曲线图。图4C是针对现有技术的体硅以及图本文档来自技高网...

【技术保护点】
1.一种半导体器件，包含：至少一个双势垒共振隧穿二极管DBRTD，其包含：第一掺杂半导体层；在所述第一掺杂半导体层上的且包含超晶格的第一势垒层，所述超晶格包含多个堆叠的层组，每个层组包含用于限定基底半导体部分的多个堆叠的基底半导体单层，以及被约束于相邻的基底半导体部分的晶格内的至少一个非半导体单层；在所述第一势垒层上的本征半导体层；在所述本征半导体层上的第二势垒层；以及在所述第二超晶格层上的第二掺杂半导体层。

【技术特征摘要】
【国外来华专利技术】2016.08.08 US 62/371,971;2017.08.07 US 15/670,231;1.一种半导体器件，包含：至少一个双势垒共振隧穿二极管DBRTD，其包含：第一掺杂半导体层；在所述第一掺杂半导体层上的且包含超晶格的第一势垒层，所述超晶格包含多个堆叠的层组，每个层组包含用于限定基底半导体部分的多个堆叠的基底半导体单层，以及被约束于相邻的基底半导体部分的晶格内的至少一个非半导体单层；在所述第一势垒层上的本征半导体层；在所述本征半导体层上的第二势垒层；以及在所述第二超晶格层上的第二掺杂半导体层。2.根据权利要求1所述的半导体器件，其中所述第一和第二掺杂半导体层中的每个都包含硅，并且其中所述本征层包含硅和锗中的至少一种。3.根据权利要求1所述的半导体器件，其中所述第二势垒层也包含超晶格。4.根据权利要求3所述的半导体器件，其中所述第二掺杂半导体层包含单晶半导体层。5.根据权利要求1所述的半导体器件，其中所述第二势垒层包含氧化物层。6.根据权利要求5所述的半导体器件，其中所述第二掺杂半导体层包含多晶半导体层。7.根据权利要求1所述的半导体器件，其中所述第一和第二掺杂半导体层具有相同的掺杂剂导电类型。8.根据权利要求1所述的半导体器件，其中所述第一和第二掺杂半导体层具有相反的掺杂剂导电类型。9.根据权利要求1所述的半导体器件，其中所述至少一个DBRTD包含用于限定单稳态-双稳态转换逻辑元件MOBILE的一对串联连接的DBRTD。10.根据权利要求1所述的半导体器件，其中所述至少一个非半导体单层包含氧，并且其中每个半导体单层都包含硅。11.一种半导体器件，包含：至少一个双势垒共振隧穿二极管DBRTD，其包含第一掺杂半导体层；在所述第一掺杂半导体层上的且包含超晶格的第一势垒层，所述超晶格包含多个堆叠的层组，每个层组包含用于限定基底硅部分的多个堆叠的基底硅单层，以及被约束于相邻基底硅部分的晶格内的至少一个氧单层；在所述第一势垒层上的本征半导体层；在所述本征半导体层上的且也包含所述超晶格的第二势垒层；以及在所述第二超晶格...

【专利技术属性】
技术研发人员：R·J·梅尔斯，武内英树，M·伊萨，
申请(专利权)人：阿托梅拉公司，
类型：发明
国别省市：美国,US