一种通用输入输出接口模块制造技术

本发明专利技术公开一种通用输入输出接口模块，包括通用输入模块GPI、通用输出模块GPO和防静电模块ESD，通用输出模块GPO的输出端通过防静电模块ESD与管脚处理模块IO pad连接，通用输出模块与防静电模块ESD的连接节点为节点A，通用输入模块GPI的输入端与节点A连接，还包括连接在一起的高阻态驱动模块和高阻态检测模块，高阻态驱动模块的输出端和高阻态检测模块的输入端分别与节点A连接。本发明专利技术通过内置的高阻态驱动模块和高阻态检测模块分别对界面的状态进行驱动和检测，藉此得到界面是否处于高阻状态的信息，本发明专利技术可以辨识GPIO模块的3种不同的状态：逻辑1，逻辑0和高阻态，从而大大降低系统方案的开发难度。

A Universal I/O Interface Module

【技术实现步骤摘要】
一种通用输入输出接口模块
本专利技术涉及接口电路
，具体涉及一种通用输入输出接口模块。
技术介绍
通用输入输出模块(GPIO,GeneralPurposeInput/Output)是片上系统(SOC,systemonchip)中一个必不可少的模块，它是内部电路与外界通信的“桥梁”。请参照图1，一般GPIO包括两个子功能：通用输入GPI(GeneralPurposeInput)和通用输出GPO(GeneralPurposeOutput)。一般GPIO不会对信号逻辑进行处理，仅仅简单地将从内部电路收到的逻辑加以合适的驱动发送出去即通用输出的功能，或者将接受到的电信号转化为合适的逻辑送入到内部电路即通用输入的功能。在现代的大规模集成电路设计和封装工艺中，随着集成电路制造工艺的进步，片上系统SOC的规模越来越大，功能也越来越多，接口的速度和数目也成倍提升，系统方案也更加灵活。GPIO作为一种最基本的通用接口，众多低速或者中等速度接口的有线通信协议的物理层都依赖GPIO实现。对于一般的GPIO来说，界面上电压高低代表1bit的逻辑状态，通常电压大于Vih代表逻辑1，电压小于Vil代表逻辑0，而当界面电压值Vpad在Vih与Vil之间时，即Vil<Vpad<Vih，对于GPIO是一个不正常的输入状态，可能导致系统出错，需要加以避免。一般的GPIO仅能区分逻辑1和逻辑0两种状态，界面处于高阻状态，其上的电压受到漏电、热噪声、干扰耦合等多种因素的影响，会使得电压落入到Vih和Vil之间，容易引发错误。退一步讲，即使GPI功能识别这种高阻状态为逻辑0或者逻辑1，在实践中也需要避免这种误导的情况。因此一般需要在基板设计或者pcb设计时，将不使用的输入输出接线端接到电源或者地上，以避免内部电路将高阻态识别为不期望的逻辑，这大大增加了方案应用的复杂度。对于普通的GPIO来讲，一种防止这种情况发生的方法是避免在界面上出现高阻态。通常的做法是内置一个强度较弱的驱动电路，把界面的电压下拉到地或者上拉到电源上。这种做法可以完全避免高阻态的影响，但是仍然存在两个问题：1)高阻态本身无法检测到，也就是无法区分出界面是否被GPO和外部设备驱动；2)正常工作时存在一定的静态功耗。
技术实现思路
针对现有技术的不足，本专利技术提供一种通用输入输出接口模块，用于解决现有技术无法检测GPIO模块的高阻态的问题。本专利技术的内容如下：一种通用输入输出接口模块，包括通用输入模块GPI、通用输出模块GPO和防静电模块ESD，通用输出模块GPO的输出端通过防静电模块ESD与管脚处理模块IOpad连接，通用输出模块与防静电模块ESD的连接节点为节点A，通用输入模块GPI的输入端与节点A连接，还包括连接在一起的高阻态驱动模块和高阻态检测模块，高阻态驱动模块的输出端和高阻态检测模块的输入端分别与节点A连接。优选的，所述高阻态驱动模块包括码型发生器、强度调节模块和延时控制模块，码型发生器的输出端与强度调节模块连接，强度调节模块的输出端与防静电模块ESD连接，强度调节模块还通过延时控制模块与高阻态检测模块连接，码型发生器用于产生码型，并将码型传输给强度调节模块，强度调节模块用于调节驱动强度，延时控制模块用于实现码型延时。优选的，所述高阻态检测模块包括异或运算单元和状态控制单元，异或运算单元的输入端分别与高阻态驱动模块和节点A连接，异或运算单元的输出端与状态控制单元连接，状态控制单元用于实现信号的时序调节、滤波和放大。优选的，所述状态控制单元包括依次连接的时序调节单元、滤波单元和驱动单元，时序调节单元的输入端与异或运算单元连接，时序调节单元用于调整信号的时序，滤波单元用于滤除干扰信号，驱动单元用于对有效信号进行放大。本专利技术的有益效果为：本专利技术通过内置的高阻态驱动模块和高阻态检测模块分别对界面的状态进行驱动和检测，藉此得到界面是否处于高阻状态的信息，本专利技术可以辨识GPIO模块的3种不同的状态：逻辑1，逻辑0和高阻态，从而大大降低系统方案的开发难度。附图说明图1所示现有技术中GPIO模块的原理框图；图2所示为本专利技术实施例的GPIO模块的原理框图1；图3所示为本专利技术实施例的GPIO模块的原理框图2。具体实施方式上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。请参照图2，本实施例公开的一种通用输入输出接口模块，包括通用输入模块GPI、通用输出模块GPO和防静电模块ESD，通用输出模块GPO的输出端通过防静电模块ESD与管脚处理模块IOpad连接，通用输出模块与防静电模块ESD的连接节点为节点A，通用输入模块GPI的输入端与节点A连接，通用输入模块GPI的输出端和使能端分别与内部电路4连接，通用输出模块GPO的输入端与内部电路4连接，GPIO模块还包括连接在一起的高阻态驱动模块5和高阻态检测模块6，高阻态驱动模块5的输出端和高阻态检测模块6的输入端分别与节点A连接，高阻态驱动模块5的输入端和高阻态检测模块6的输出端分别与内部电路4连接。在电路正常工作时，如果管脚处理模块IOpad有来自通用输出模块GPO或者外部驱动的情况下(一般是一个大于Vih的电平或者小于Vil的电平)，通用输入模块GPI会将其识别成期望的逻辑电平，送到内部电路4；当管脚处理模块IOpad没有接收到来自内部GPO或者外部驱动的情况下，高阻态驱动模块5会以较弱的强度和特定的码型驱动管脚处理模块IOpad，高阻态检测模块6会检测来自管脚处理模块IOpad的信号，并利用异或运算单元6-2和其他辅助电路将来自管脚处理模块IOpad的信号与来自高阻态驱动模块5的特定码型作比对，如果两者一致，说明管脚处理模块IOpad上处于高阻状态，若两者不一致，说明管脚处理模块IOpad上有来自通用输出模块GPO或者外部的驱动。请参照图2，通用输入模块GPI包括施密特输入检测模块2-1，施密特输入检测模块2-1的输入端与节点A连接，施密特输入检测模块2-1的输出端和控制端分别与内部电路4连接，通用输出模块GPO包括输出控制模块1-1、上拉驱动MOS管1-2和下拉驱动MOS管1-3，上拉驱动MOS管1-2的基极和下拉驱动MOS管1-3的基极分别与通用输出模块GPO的输出端连接，上拉驱动MOS管1-2的漏极和下拉驱动MOS管1-3的漏极连接后与节点A连接。所述高阻态驱动模块5包括码型发生器5-1、强度调节模块5-2和延时控制模块5-3，码型发生器5-1的输入端与内部电路4连接，码型发生器5-1的输出端与强度调节模块5-2连接，强度调节模块5-2的输出端与防静电模块ESD连接，强度调节模块5-2还通过延时控制模块5-3与高阻态检测模块6连接，码型发生器5-1用于接收来自内部电路4的使能信号或控制信号，产生码型，并将码型传输给强度调节模块5-2，控制信号包括码型控制型号、强度控制信号和延时控制信号，强度调节模块5-2用于调节驱动强度，延时控制模块5-3用于实现码型延时。请参照图3，所述高阻态检测模块6包括异或运算单元6-2和状态控制单元6-1，异或运算单元6-2的输入端本文档来自技高网...

【技术保护点】
1.一种通用输入输出接口模块，包括通用输入模块GPI、通用输出模块GPO和防静电模块ESD，通用输出模块GPO的输出端通过防静电模块ESD与管脚处理模块IO pad连接，通用输出模块与防静电模块ESD的连接节点为节点A，通用输入模块GPI的输入端与节点A连接，其特征在于：还包括连接在一起的高阻态驱动模块(5)和高阻态检测模块(6)，高阻态驱动模块(5)的输出端和高阻态检测模块(6)的输入端分别与节点A连接。

【技术特征摘要】
1.一种通用输入输出接口模块，包括通用输入模块GPI、通用输出模块GPO和防静电模块ESD，通用输出模块GPO的输出端通过防静电模块ESD与管脚处理模块IOpad连接，通用输出模块与防静电模块ESD的连接节点为节点A，通用输入模块GPI的输入端与节点A连接，其特征在于：还包括连接在一起的高阻态驱动模块(5)和高阻态检测模块(6)，高阻态驱动模块(5)的输出端和高阻态检测模块(6)的输入端分别与节点A连接。2.如权利要求1所述的通用输入输出接口模块，其特征在于：所述高阻态驱动模块(5)包括码型发生器(5-1)、强度调节模块(5-2)和延时控制模块(5-3)，码型发生器(5-1)的输出端与强度调节模块(5-2)连接，强度调节模块(5-2)的输出端与防静电模块ESD连接，强度调节模块(5-2)还通过延时控制模块(5-3)与高阻态检测模块(6)连...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：广东,44