存储元件制造技术

提供了一种存储元件，其中，即使在输入置位信号和复位信号重叠时，逻辑状态也可以在所有条件下安全地存储。在优选实施例中，这可以通过向持续锁存器阵列提供确保正确操作的异步电路来实现。

Storage element

【技术实现步骤摘要】
存储元件
本公开涉及用于在数字逻辑和计算机存储器中存储信息的类型的存储元件。背景信息的存储对如数字逻辑和计算机存储器的大多数现代电路的正确操作至关重要。用于存储信息的存储元件接收可以改变所存储的信息的值的一个或更多个输入信号以及用于呈现所存储的信息的至少一个输出。所存储的信息可以是逻辑值，并且改变逻辑值可以包括在两个或更多个逻辑状态之间改变所存储的值。这种存储元件的两种常见形式是触发器和锁存器，它们是双稳态多谐振荡器的示例，其中由电路保持的逻辑值可以通过外部触发脉冲从一个状态翻转到另一个状态。在常见用法中，术语触发器是指沿敏感并依靠时钟来确保其正确操作的同步电路，并且锁存器是透明(transparent)且对电平敏感的电路。图1示出了现有技术的锁存器电路100，其中一对交叉耦合的或非门102、104接收相应的复位(R)和置位(S)信号。存储的信息位在输出Q处呈现，如果需要，其互补(complement)也可用作输出。图1的锁存器是透明的，因为输入信号的改变会导致其输出直接改变。图2示出了图1的锁存器100的门控版本。该时钟控制的RS触发器200包括附加电路，该附加电路包括与可以是例如时钟信号或读取或写入选通信号的使能信号(E)耦合的一对与门202、204。图1和图2的电路的操作对于本领域技术人员来说是公知的，并且在本文中不再详细描述。存储元件存在的问题是处理重叠的到来的输入信号。这一点参照图3a-3c进行说明，图3a-3c显示了输入信号在高值和低值(y轴)之间的随时间(x轴)的变化。图3a显示了期望确保RS触发器的正确工作的正常情况。这里可以看出，置位信号脉冲(S)在短时间内上升和下降，并且在复位信号脉冲(R)的上升和下降之前存在大的间隙。触发器的输出Q在置位脉冲(S)的上升沿被置位为第一逻辑状态“1”，然后在复位脉冲(R)的上升沿被复位为第二逻辑状态“0”。此操作是稳定的。然而，在需要以高频率改变存储的逻辑值的应用领域中，经常出现置位和复位脉冲可能重叠的情况，并且图3b和图3c中示出了这种异常情况的示例。图3b和图3c所示的两种异常情况都有其中置位信号和复位信号都同时为高电平的时间部分(分别为300和302)。在图3b的情况下，复位脉冲的上升沿发生在置位脉冲为高电平的时间期间，而在图3c中，置位脉冲的上升沿发生在复位信号为高电平的时间期间。对于图1和图2所示的类型的锁存器和触发器，这个“1-1”状态是被禁止的，因为它打破了输出Q不是其互补的逻辑方程。这个问题可以通过给输入增加门来解决，其将1-1状态转换为非限制组合之一，从而导致S决定的锁存器或R决定的锁存器，或这个问题可以通过如在JK锁存器中所见的切换输出来解决。然而，即使采用这些解决方案，在处理置位或复位功能的重叠的高频应用中仍然存在基本问题。因此，需要提供更好特性的改进存储元件。概述根据本公开的第一方面，提供了一种存储元件，其被布置为：接收包括第一输入和第二输入的多个(apluralityof)输入，其中所述第一输入和第二输入中的每一个包括数字信号，该数字信号可以经由第一沿和第二边沿在第一状态和第二状态之间转换，该第一沿触发从第一状态到第二状态的转换，该第二沿触发从第二状态到第一状态的转换；保持基于所述多个输入的逻辑状态；并提供表示所保持的逻辑状态的输出；所述存储元件包括电路，该电路布置成使得所述逻辑状态在第一输入的第一沿和第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管第一输入和第二输入两者在它们相应的第一沿中的每个被检测到时所处的状态。可选地，所述电路包括多个持续锁存器(apluralityofpersistencelatches)和异步电路；其中：该多个持续锁存器为每个输入的第一沿和第二沿中的每一个提供持续输出；每个持续锁存器被布置成接收来自异步逻辑电路的输入触发命令，该输入触发命令控制时间窗口的打开和关闭，在该时间窗口的整个过程中，持续锁存器查找输入信号；并且所述异步逻辑电路提供状态序列，由此所述逻辑状态在第一输入的第一沿和第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管第一和第二输入两者在它们相应的第一沿中的每一个被检测到时所处的状态。可选地，多个持续锁存器包括与第一输入信号和第二输入信号中的每一个相关联的一对持续锁存器，所述一对中的第一成员提供当所关联的输入信号的第一沿被接收时变为第一逻辑值的持续输出，而所述一对中的第二成员提供当所关联的输入信号的第二沿被接收时变为第二逻辑值的持续输出。可选地，所述第一输入和第二输入中的一个包括置位信号，而所述第一输入和第二输入中的另一个包括复位输入。可选地，所述第一沿和第二沿中的一个包括上升沿，并且所述第一沿和第二沿中的另一个包括下降沿。根据本公开的第二方面，提供了一种用于电源电路的高压侧驱动器，该高压侧驱动器包括存储元件，该存储元件保持逻辑状态并提供表示所述逻辑状态的输出，并且该输出被用作高压侧开关元件的控制信号；其中所述存储元件被布置为：接收包括第一输入和第二输入的多个输入，其中所述第一和第二输入中的每一个包括数字信号，该数字信号可以经由第一沿和第二沿在第一状态和第二状态之间转换，该第一沿触发从第一状态到第二状态的转换，该第二沿触发从第二状态到第一状态的转换；保持基于所述多个输入的逻辑状态；并提供表示所保持的逻辑状态的输出；所述存储元件包括电路，该电路布置成使得所述逻辑状态在第一输入的第一沿和第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管第一输入和第二输入两者在它们相应的第一沿中的每个被检测到时所处的状态。可选地，所述电路包括多个持续锁存器和异步电路；其中：多个持续锁存器为每个输入的第一和第二沿中的每一个提供持续输出；每个持续锁存器被布置成接收来自异步逻辑电路的输入触发命令，该输入触发命令控制时间窗口的打开和关闭，在该时间窗口的整个过程中，持续锁存器查找输入信号；并且所述异步逻辑电路提供状态序列，由此所述逻辑状态在第一输入的第一沿和第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管第一和第二输入两者在它们相应的第一沿中的每一个被检测到时所处的状态。可选地，多个持续锁存器包括与第一输入信号和第二输入信号中的每一个相关联的一对持续锁存器，所述一对中的第一成员提供当所关联的输入信号的第一沿被接收时变为第一逻辑值的持续输出，而所述一对中的第二成员提供当所关联的输入信号的第二沿被接收时变为第二逻辑值的持续输出。可选地，所述第一输入和第二输入中的一个包括置位信号，而所述第一输入和第二输入中的另一个包括复位输入。可选地，所述第一沿和第二沿中的一个包括上升沿，并且所述第一沿和第二沿中的另一个包括下降沿。可选地，高压侧开关包括GanFET。附图说明图1显示现有技术的RS锁存器；图2显示现有技术的RS触发器，它是图1的锁存器的时钟门控版本；图3a-3c示出现有技术的对于图2的触发器的各种操作条件的置位和复位脉冲的时序；图4a-4b示出现有技术的已知互斥元件的一般特性；图5a-5d示出现有技术的图4a-4b的互斥元件的操作；图6a-6c示出现有技术的图4a-4b和图5a-5d的互斥元件内的亚稳态事件的俘获；图7a-7b示出本文档来自技高网...

【技术保护点】
1.一种存储元件，其被布置成：接收包括第一输入和第二输入的多个输入，其中，所述第一输入和第二输入中的每一个包括数字信号，所述数字信号能够经由第一沿和第二沿在第一状态与第二状态之间转换，所述第一沿触发从所述第一状态到所述第二状态的转换，所述第二沿触发从所述第二状态到所述第一状态的转换；保持基于所述多个输入的逻辑状态；以及提供表示所保持的逻辑状态的输出；所述存储元件包括电路，所述电路布置成使得所述逻辑状态在所述第一输入的第一沿和所述第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管所述第一输入和第二输入两者在它们相应的第一沿中的每个被检测到时所处的状态。

【技术特征摘要】
2017.10.31 US 15/799,1711.一种存储元件，其被布置成：接收包括第一输入和第二输入的多个输入，其中，所述第一输入和第二输入中的每一个包括数字信号，所述数字信号能够经由第一沿和第二沿在第一状态与第二状态之间转换，所述第一沿触发从所述第一状态到所述第二状态的转换，所述第二沿触发从所述第二状态到所述第一状态的转换；保持基于所述多个输入的逻辑状态；以及提供表示所保持的逻辑状态的输出；所述存储元件包括电路，所述电路布置成使得所述逻辑状态在所述第一输入的第一沿和所述第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管所述第一输入和第二输入两者在它们相应的第一沿中的每个被检测到时所处的状态。2.根据权利要求1所述的存储元件，其中，所述电路包括多个持续锁存器和异步逻辑电路；其中：所述多个持续锁存器针对每个输入的第一沿和第二沿中的每一个提供持续输出；每个持续锁存器被布置成接收来自所述异步逻辑电路的输入触发命令，所述输入触发命令控制时间窗口的打开和关闭，在所述时间窗口的整个过程中所述持续锁存器查找输入信号；以及所述异步逻辑电路提供状态序列，由此所述逻辑状态在所述第一输入的第一沿与所述第二输入的第一沿之间的时间段的整个过程中保持在第一逻辑值处，而不管所述第一输入和第二输入两者在它们相应的第一沿中的每个被检测到时所处的状态。3.根据权利要求2所述的存储元件，其中，所述多个持续锁存器包括与第一输入信号和第二输入信号中的每一个相关联的一对持续锁存器，所述一对中的第一成员提供当所关联的输入信号的第一沿被接收时变为第一逻辑值的持续输出，而所述一对中的第二成员提供当所关联的输入信号的第二沿被接收时变为第二逻辑值的持续输出。4.根据权利要求1所述的存储元件，其中，所述第一输入和第二输入中的一个包括置位信号，而所述第一输入和第二输入中的另一个包括复位输入。5.根据权利要求4所述的存储元件，其中，所述第一沿和第二沿中的一个包括上升沿，并且所述第一沿和第二沿中的另一个包括下降沿。6.一种用于电源电路的高压侧驱动器，所述高压侧驱动器包括存储元件，所述存储元件...

【专利技术属性】
技术研发人员：崔政宇，约翰·凯斯特森，盖理·黑格，
申请(专利权)人：戴洛格半导体英国有限公司，戴洛格半导体公司，
类型：发明
国别省市：英国,GB