一种稳压电路制造技术

本发明专利技术公开了一种稳压电路，包括：双极型晶体管Q1、Q2、Q3；PMOS晶体管M30、M31、M32、M33；NMOS晶体管M40、M41；电阻R1、R2、R3、R4、R41；运算放大器A1，缓冲器B1、B2；电容Cc。本发明专利技术采用了带隙原理，实现了输出电压与环境温度无关。另外，采用了低输出阻抗单位增益缓冲器输入至双极型晶体管的基极，提高了输出电压的整体稳定性，同时具有较高的PSRR。

A Voltage Regulating Circuit

The invention discloses a voltage stabilizing circuit, which includes: bipolar transistors Q1, Q2, Q3; PMOS transistors M30, M31, M32, M33; NMOS transistors M40, M41; resistors R1, R2, R3, R4, R41; operational amplifiers A1, buffer B1, B2; capacitor Cc. The invention adopts the bandgap principle and realizes that the output voltage is independent of the ambient temperature. In addition, a low output impedance unit gain buffer is used to input to the base of the bipolar transistor, which improves the overall stability of the output voltage and has a high PSRR.

【技术实现步骤摘要】
一种稳压电路
本专利技术涉及集成电路领域，具体涉及一种与环境温度无关的稳压电路。
技术介绍
在模拟集成电路领域中，稳压电路是非常重要的一个模块，它用来给集成电路中的其他功能模块供电，然而随着工作时间的延续或者周围环境的变化，集成电路中的各功能模块的发热情况不同，导致了各功能模块的环境温度不同，而现有的集成电路越来越微型化，从而环境温度对各模块的供电影响越来越大。因而，本领域迫切需要一种与环境温度无关的稳压电路，其能够为集成电路系统中的各功能模块提供稳定的电压，且不管环境温度的变化其输出电压总是保持不变。
技术实现思路
为了解决上述问题，本专利技术提供一种与环境温度无关的稳压电路，该稳压电采用带隙原理，结构简单，稳定性高。为实现上述目的，本专利技术提供的一种稳压电路，包括：双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3；PMOS晶体管M30、PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33；NMOS晶体管M40、NMOS晶体管M41；电阻R1、电阻R2、电阻R3、电阻R4、电阻R41；运算放大器A1，缓冲器B1、缓冲器B2；电容Cc；其中，PMOS晶体管M30、PMO本文档来自技高网...

【技术保护点】
1.一种稳压电路，其特征在于，包括：双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3；PMOS晶体管M30、PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33；NMOS晶体管M40、NMOS晶体管M41；电阻R1、电阻R2、电阻R3、电阻R4、电阻R41；运算放大器A1，缓冲器B1、缓冲器B2；电容Cc；其中，PMOS晶体管M30、PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33的源极连接电源VDD端，PMOS晶体管M30的栅极分别连接PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33的栅极；PMOS晶体管M30的漏极分别连接双极型晶体管Q1的发...

【技术特征摘要】
1.一种稳压电路，其特征在于，包括：双极型晶体管Q1、双极型晶体管Q2、双极型晶体管Q3；PMOS晶体管M30、PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33；NMOS晶体管M40、NMOS晶体管M41；电阻R1、电阻R2、电阻R3、电阻R4、电阻R41；运算放大器A1，缓冲器B1、缓冲器B2；电容Cc；其中，PMOS晶体管M30、PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33的源极连接电源VDD端，PMOS晶体管M30的栅极分别连接PMOS晶体管M31、PMOS晶体管M32、PMOS晶体管M33的栅极；PMOS晶体管M30的漏极分别连接双极型晶体管Q1的发射极和电阻R1的一端，电阻R1的另一端分别连接电阻R2的一端和缓冲器B1的输入端，缓冲器B1的输出端连接双极型晶体管Q1、双极型晶体管Q2的基极；电阻R2的另一端和双极型晶体管Q1的集电极接地；PMOS晶体管M31的漏极分别连接双极型晶体管Q2的发射极和运算放大器A1的反相输入端，双极型晶体管Q2的集电极接地；运算放大器A1的输出端连接PMOS晶体管M31的栅极；运算放大器A1的正相输入端连接NMOS晶体管M41的栅极；NMOS晶体管M40的漏极连接PMOS晶体管M32的栅极；NMOS晶体管M40的栅极分别连接电阻R41的一端和NMOS晶体管M41的漏极，NMOS晶体管M40的源极接地；PMOS晶体管M32的漏极连接双极型晶体管Q3的发射极，双极型晶体管Q3的基极连接缓冲器B2的输出端，双极型晶体管Q3的集电极接地；电阻R41的一端连接电源VDD端，另一端连接NMOS晶体管M41的漏极；NMOS晶体管M41的源极接地；电容Cc的一端连接电源VDD端，另一端连接PMOS晶体管M33的栅极；PMOS晶体管M33的源极连接电源VDD端，漏极连接电阻R3的一端，并作为稳压电路的输出端；电阻R3的另一端连接缓冲器B2的输入端和电阻R4的一端，电阻R4的另一...

【专利技术属性】
技术研发人员：王昕宇，
申请(专利权)人：上海奥令科电子科技有限公司，
类型：发明
国别省市：上海,31