栅极驱动电路及其驱动方法、和显示装置制造方法及图纸

本发明专利技术提供一种栅极驱动电路及其驱动方法、和显示装置，其中，栅极驱动电路，包括N级依次级联的移位寄存器单元，所述栅极驱动电路还包括：2M根时钟信号线，所述N级移位寄存器单元的时钟信号端分别与所述2M根时钟信号线连接，其中，连续的M根时钟信号线依次与前M级的移位寄存器单元的输入端连接，用于向所述前M级的移位寄存器单元提供上拉信号；所述N为2M的整数倍，所述M为大于或等于1的正整数；帧起始信号线，用于控制所述连续的M根时钟信号线与所述前M级的移位寄存器单元的输入端之间的导通或隔断。本发明专利技术提供的栅极驱动电路及其驱动方法、和显示装置，能够便于显示装置的窄边框设计。

Gate Driving Circuit, Driving Method and Display Device

The invention provides a gate driving circuit, a driving method and a display device. The gate driving circuit includes a N-level cascaded shift register unit. The gate driving circuit also includes two M clock signal lines. The clock signal terminals of the N-level shift register unit are connected with the two M clock signal lines respectively, in which the continuous M clock signal lines depend on each other. The second is connected to the input end of the former M-level shift register unit to provide a pull-up signal to the former M-level shift register unit; the N is an integer multiple of 2M, the M is a positive integer greater than or equal to 1; and the frame start signal line is used to control the conduction or disconnection between the continuous M-root clock signal line and the input end of the former M-level shift register unit. The grid driving circuit, the driving method and the display device provided by the invention can facilitate the narrow frame design of the display device.

【技术实现步骤摘要】
栅极驱动电路及其驱动方法、和显示装置
本专利技术涉及显示
，尤其涉及一种栅极驱动电路及其驱动方法、和显示装置。
技术介绍
阵列基板行驱动(GateDriveonArray，简称GOA)是指将液晶显示器(LiquidCrystalDisplay，简称LCD)的栅极驱动集成在玻璃基板上的移位寄存器。GOA电路与阵列基板的栅线连接，作为移位寄存器控制栅线信号。现有技术中，可以通过增加时钟信号线(CLK线)，使得GOA电路的预充电和充电的时间变长，进而像素的预充电时间也变长，能够提高显示装置的显示效果。然而，现有的连接方式在CLK线增加的同时需要相应的增加帧起始信号线(STV线)，不利于显示装置的窄边框趋势。
技术实现思路
本专利技术实施例提供一种栅极驱动电路及其驱动方法、和显示装置，以解决现有的连接方式在CLK线增加的同时需要相应的增加STV线，不利于显示装置的窄边框趋势的问题。为了解决上述技术问题，本专利技术提供技术方案如下：第一方面，本专利技术实施例提供一种栅极驱动电路，包括N级依次级联的移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，所述栅极驱动电路还包本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，包括N级依次级联的移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，其特征在于，所述栅极驱动电路还包括：2M根时钟信号线，所述N级移位寄存器单元的时钟信号端分别与所述2M根时钟信号线连接，其中，连续的M根时钟信号线依次与前M级的移位寄存器单元的输入端连接，用于向所述前M级的移位寄存器单元提供上拉信号；所述N为2M的整数倍，所述M为大于或等于1的正整数；帧起始信号线，用于控制所述连续的M根时钟信号线与所述前M级的移位寄存器单元的输入端之间的导通或隔断。

【技术特征摘要】
1.一种栅极驱动电路，包括N级依次级联的移位寄存器单元，每个所述移位寄存器单元用于为与其对应的栅线提供栅极扫描信号，其特征在于，所述栅极驱动电路还包括：2M根时钟信号线，所述N级移位寄存器单元的时钟信号端分别与所述2M根时钟信号线连接，其中，连续的M根时钟信号线依次与前M级的移位寄存器单元的输入端连接，用于向所述前M级的移位寄存器单元提供上拉信号；所述N为2M的整数倍，所述M为大于或等于1的正整数；帧起始信号线，用于控制所述连续的M根时钟信号线与所述前M级的移位寄存器单元的输入端之间的导通或隔断。2.根据权利要求1所述的栅极驱动电路，其特征在于，还包括M个开关薄膜晶体管，所述M个开关薄膜晶体管的栅极均与所述帧起始信号线连接，所述M个开关薄膜晶体管的源极分别与所述连续的M根时钟信号线连接，所述M个开关薄膜晶体管的漏极分别与所述前M级的移位寄存器单元的输入端连接。3.根据权利要求1所述的栅极驱动电路，其特征在于，所述帧起始信号线还与后M级的移位寄存器单元的复位端连接，用于向所述后M级的移位寄存器单元提供下拉信号。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述M＝3；第一时钟信号线与第一级移位寄存器单元的输入端连接，第四时钟信号线与第一级移位寄存器单元的时钟信号端连接；第二时钟信号线与第二级移位寄存器单元的输入端连接，第五时钟信号线与第二级移位寄存器单元的时钟信号端连接；第三时钟信号线与第三级移位寄存器单元的输入端连接，第六时钟信号线与第三级移位寄存器单元的时钟信号端连接。5.一种如权利要求1至4中任一项所述的栅极驱动电路的驱动方法，其特征在于，所述方法包括：在一帧画面的显示时间段内，控制所述帧起始信号线导通所述连续的M根时钟信号线与所述前M级的移位寄存器单元的输入端之间的连接，所述连续的M根时钟信号线依次向所述前M级的移位寄存器单元输入上拉信号；在所述上拉信号输入完成后所述...

【专利技术属性】
技术研发人员：何钰莹，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11