一种嵌入式大容量并行多路光模块误码测试系统及其测试方法技术方案

本发明专利技术涉及一种嵌入式大容量并行多路光模块误码测试系统及其测试方法，该测试系统包括发送部分和接收部分，发送部分利用PRBS序列均衡性和移位相加的特性，通过串行移位或中间抽取的方式实现并行扩展，接收部分采用多路运算合路再同步的方式，既有并行多路独立通道的特点，又能充分利用各独立通道的时序相关性，实现了大容量光模块误码测试。该测试系统及方法满足了通信部件、模块的大批量测试，同时解决了普通误码测试仪由于跳线连接错误导致的虚假测试，且设计优化，便于单片集成。

An Embedded Large Capacity Parallel Multichannel Optical Module Error Testing System and Its Testing Method

The present invention relates to an embedded large-capacity parallel multi-channel optical module error code testing system and its testing method. The testing system includes a transmitting part and a receiving part. The transmitting part utilizes the characteristics of PRBS sequence equalization and shift addition, realizes parallel expansion by serial shift or intermediate extraction, and the receiving part adopts the way of multi-channel operation combined and re-synchronization, which has both parallel and multi-channel operation. The characteristics of the independent channel can make full use of the temporal correlation of the independent channels, and realize the error code test of the large capacity optical module. The test system and method can satisfy the mass test of communication components and modules, and solve the false test caused by jumper connection errors of common error code tester. The design is optimized, which is convenient for monolithic integration.

【技术实现步骤摘要】
一种嵌入式大容量并行多路光模块误码测试系统及其测试方法
本专利技术涉及光通信领域，具体涉及一种嵌入式大容量并行多路光模块误码测试系统及其测试方法。
技术介绍
误码性能测试是衡量数字通信系统设备性能的一个重要事项，通常使用专门的误码测试仪对其误码性能进行测量。其基本原理是，误码仪发出一串标准的PRBS序列，经过待测系统设备后再回到误码仪，误码仪通过比较接收序列和发送序列的比特差错数，进而判断通信系统设备的误码性能。对于通信设备部件、模块而言，由于还未形成完整的设备，因此在生产制造的过程中，为了测试单个部件、模块的误码性能，通常的做法是先把部件、模块安装到一个定制的测试板上，再通过连线的方式，把误码仪的测试端口跟测试板上的数据口连接上，再逐一通道测试，或并行几路测试。如果待测的部件、模块数量很多，那么就采用很多个误码仪和测试板，或者采用线路切换的方式。这样做的弊端是，测试效率低下，占用资源多，所以许多制造商只能采用抽测的办法，同时多路并行测试，如果跳线连线太多的话，很容易出错，达不到现在生产制造的要求。
技术实现思路
本专利技术提出了一种嵌入式大容量并行多路光模块误码测试系统及方法，既有并行本文档来自技高网...

【技术保护点】
1.一种嵌入式大容量并行多路光模块误码测试系统，其特征在于：该嵌入式大容量并行多路光模块误码测试系统包括控制接口单元(101)、发送部分和接收部分；所述控制接口单元(101)用于建立该嵌入式大容量并行多路光模块误码测试系统与上位机之间的电性连接，以实现上位机对所述嵌入式大容量并行多路光模块误码测试系统的管理控制；所述发送部分包括发送端PRBS发生器(102)和并行多路发送通道；所述并行多路发送通道包括若干个并行扩展的PRBS序列发送通道；每个所述PRBS序列发送通道均包括发送端串行位移寄存器(103；106；109)、通道标识码(104；107；110)和输出驱动(105；108；111)；若...

【技术特征摘要】
1.一种嵌入式大容量并行多路光模块误码测试系统，其特征在于：该嵌入式大容量并行多路光模块误码测试系统包括控制接口单元(101)、发送部分和接收部分；所述控制接口单元(101)用于建立该嵌入式大容量并行多路光模块误码测试系统与上位机之间的电性连接，以实现上位机对所述嵌入式大容量并行多路光模块误码测试系统的管理控制；所述发送部分包括发送端PRBS发生器(102)和并行多路发送通道；所述并行多路发送通道包括若干个并行扩展的PRBS序列发送通道；每个所述PRBS序列发送通道均包括发送端串行位移寄存器(103；106；109)、通道标识码(104；107；110)和输出驱动(105；108；111)；若干个所述发送端串行位移寄存器(103；106；109)之间依次并行连接；并且，每个所述发送端串行位移寄存器(103；106；109)均和该发送端串行位移寄存器(103；106；109)所在的所述PRBS序列发送通道内的所述通道标识码(104；107；110)以及所述输出驱动(105；108；111)之间顺序串联；所述发送端PRBS发生器(102)电性连接到所述控制接口单元(101)以及所述并行多路发送通道的第一PRBS序列发送通道的串行移位寄存器(103)；所述发送端PRBS发生器用于发出标准的PRBS序列；所述发送端串行位移寄存器用于对PRBS序列进行移位缓存；所述通道标识码用于插入该通道的标识码；所述输出驱动用于该通道电口驱动；所述接收部分包括控制/存储单元(201)、接收端PRBS发生器(202)、复位控制器(206)、同步码提取运算器(210)以及与所述并行多路发送通道相对应的并行多路接收运算通道；所述并行多路接收运算通道包括若干个并行扩展的PRBS序列接收运算通道；每个所述PRBS序列接收运算通道均包括输入缓冲器(211；212；213)、接收端串行位移寄存器(207；208；209)和数据处理单元(203；204；205)；每个所述PRBS序列接收运算通道内的所述输入缓冲器(211；212；213)和所述接收端串行位移寄存器(207；208；209)均电性连接到该通道内的数据处理单元(203；204；205)；各个所述接收端串行位移寄存器(207；208；209)之间依次并行连接；所述并行多路接收运算通道内的第一PRBS序列接收运算通道的接收端串行位移寄存器(207)电性连接到所述接收端PRBS发生器(202)；所述并行多路接收运算通道内的每一个PRBS序列接收运算通道的数据处理单元(203；204；205)均电性连接到所述控制/存储单元(201)，所述控制/存储单元(201)包括若干个状态寄存器；所述同步码提取运算器(210)电性连接到所述复位控制器(206)以及所述并行多路接收运算通道内的每一个所述输入缓冲器(211；212；213)，用于提取PRBS序列的同步码并为所述复位控制器(206)提供参考脉冲；所述复位控制器(206)电性连接到所述接收端PRBS发生器(202)，用于完成所述接收端PRBS发生器(202)的复位以及控制接收端PRBS发生器(202)的起始相位；所述接收端PRBS发生器(202)、所述控制/存储单元(201)和所述控制接口单元(101)之间分别电性连接；所述数据处理单元用于对本通道接收PRBS序列和接收端同步PRBS序列的比较运算；所述接收端PRBS发生器用于发出接收端同步PRBS序列；所述控制/存储单元用于控制接收PRBS发生器的状态以及存储并行多路接收运算通道的运算结果及运算状态。2.根据权利要求1所述的嵌入式大容量并行多路光模块误码测试系统，其特征在于：所述嵌入式大容量并行多路光模块误码测试系统可以基于具备多通道串行口的MCU或FPGA，或者两者与通道扩展芯片的组合。3.根据权利要求1所述的嵌入式大容量并行多路光模块误码测试系统，其特征在于：所述同步...

【专利技术属性】
技术研发人员：王亚丽，肖海清，杨国民，
申请(专利权)人：武汉恒泰通技术有限公司，
类型：发明
国别省市：湖北,42