多FPGA拓扑的互联检测与延时测量方法技术

本发明专利技术提供一种多FPGA拓扑的互联检测与延时测量方法。所述方法包括：根据路由配置表配置所述多FPGA拓扑中的所有FPGA的I/O端口；所有FPGA通过配置的I/O端口并行发送固定序列至对应FPGA，并接收所述对应FPGA反馈的响应序列；各个FPGA根据接收到的所述响应序列记录自身与所述对应FPGA之间的端口延时信息和端口联通信息。本发明专利技术能够快速定位多FPGA拓扑之间的联通性错误，以及准确测量互联线的延时。

Interconnection Detection and Delay Measurement of Multi-FPGA Topology

The invention provides an interconnection detection and delay measurement method for multi-FPGA topology. The method includes: configuring the I/O ports of all the FPGAs in the multi-FPGA topology according to the routing configuration table; sending the fixed sequence to the corresponding FPGA in parallel through the configured I/O ports, and receiving the response sequence of the corresponding FPGA feedback; and recording the port delay information and port connection information between each FPGA and the corresponding FPGA according to the received response sequence. The invention can quickly locate interconnection errors among multiple FPGA topologies and accurately measure interconnection delay.

【技术实现步骤摘要】
多FPGA拓扑的互联检测与延时测量方法
本专利技术涉及高速数据通信
，尤其涉及一种多FPGA拓扑的互联检测与延时测量方法。
技术介绍
近年来，随着人工智能、云计算以及大数据处理的高速发展，FPGA(FieldProgrammableGateArray，现场可编程门阵列)由于拥有独特的并行处理能力及可编程性，已在大数据处理中得到广泛应用。大数据处理的规模、速度、复杂性日益提高，但单个FPGA的最大容量又十分有限，因此多块FPGA通过互联实现扩容的方式逐渐普及。由于多FPGA拓扑的互联检测与延时测量对系统原型验证提前定位连线错误和系统最高频率的确定有着重要帮助，因此成为大规模原型验证不可缺少的一环，其中，互联检测用于测试FPGA之间数据通路连接性延时测量，延时测量用于测试FPGA之间数据通路通信时长。在实现本专利技术的过程中，专利技术人发现现有技术中至少存在如下技术问题：目前，多FPGA拓扑的互联检测与延时测量缺少统一的、能够广泛应用于各种FPGA互联场景的测试方法。另外，如果在多FPGA互联检测时出现连接性错误如线缆或接口损坏，由于总线协议的包裹很难定位到具体的连线错误；由于传输本文档来自技高网...

【技术保护点】
1.一种多FPGA拓扑的互联检测与延时测量方法，其特征在于，包括：(1)从起点FPGA开始，当前FPGA通过全部I/O端口发送包括固定序列至至少一个下一级相邻FPGA；(2)所述至少一个下一级相邻FPGA接收到所述固定序列后解析所述固定序列中的命令码，并发送响应序列至所述当前FPGA；(3)所述当前FPGA接收到所述响应序列后解析所述响应序列中的响应码，如果在规定时间内接收到所述响应码，则判定所述当前FPGA和所述至少一个下一级相邻FPGA中的各个FPGA之间的对应端口联通，并根据所述响应序列记录自身与所述至少一个下一级相邻FPGA中的各个FPGA之间的端口延时信息和端口联通信息；(4)所述当...

【技术特征摘要】
1.一种多FPGA拓扑的互联检测与延时测量方法，其特征在于，包括：(1)从起点FPGA开始，当前FPGA通过全部I/O端口发送包括固定序列至至少一个下一级相邻FPGA；(2)所述至少一个下一级相邻FPGA接收到所述固定序列后解析所述固定序列中的命令码，并发送响应序列至所述当前FPGA；(3)所述当前FPGA接收到所述响应序列后解析所述响应序列中的响应码，如果在规定时间内接收到所述响应码，则判定所述当前FPGA和所述至少一个下一级相邻FPGA中的各个FPGA之间的对应端口联通，并根据所述响应序列记录自身与所述至少一个下一级相邻FPGA中的各个FPGA之间的端口延时信息和端口联通信息；(4)所述当前FPGA在记录完所述端口延时信息和端口联通信息之后按照广度优先原则触发对应FPGA作为所述当前FPGA重复上述步骤，直至遍历所有FPGA。2.根据权利要求1所述的方法，其特征在于，所述固定序列包括命令码、当前系统时间戳和FPGAID及其对应端口号。3.根据权利要求2所述的方法，其特征在于，所述响应序列包括响应码、当前系统时间戳和FPGAID及其对应端口号。4.根据权利要求3所述的方法，其特征在于，所述当前FPGA根据所述响应序列记录自身与所述至少一个下一级相邻FPGA中的各个FPGA之间的端口延时信息和端口联通信息包括：所述当前FPGA根据所述响应序列中的当前系统时间戳记录自身与所述至少一个下一级相邻FPGA中的各个FPGA之间的端口延时信息，根据所述响应序列中的FPGAID及其对应端口号记录自身与所述至少一个下一级相邻FPGA中的各个FPGA之间的端口联通信息。5.根据权利要求4所述的方法，其特征在于，所述当前FPGA根据所...

【专利技术属性】
技术研发人员：李小波，李永超，刘志超，何鹏，
申请(专利权)人：中科曙光信息产业成都有限公司，成都海光集成电路设计有限公司，
类型：发明
国别省市：四川,51