乘累加处理器制造技术

本发明专利技术实施例提供一种乘累加处理器，包括：乘累加阵列包括阵列式排列的多个乘累加单元；存储器为转置静态随机访问存储器，用于存储第一变换域序列；串并行转换模块，用于从存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的乘累加阵列中的各行；乘累加单元，用于根据输入乘累加单元所在行的第一变换域序列中第m个位置的数据和输入乘累加单元所在列的第二变换域序列中的数据进行乘累加。本发明专利技术实施例提供的乘累加处理器，实现了数据的复用，减少了对存储器中数据的读取次数，能提高数据处理效率、降低乘累加处理器的功耗。

Multiplication and Accumulation Processor

The embodiment of the present invention provides a multiplying and accumulating processor, which includes: a multiplying and accumulating array comprising multiple multiplying and accumulating units arranged in array; a memory is a transposed static random access memory for storing the first transform domain sequence; a serial-parallel conversion module for obtaining the data of the mth position in the first transform domain sequence from memory, and the mth position in the first transform domain sequence to be acquired. The data of each position are input into the corresponding rows of the multiply-accumulation array, and the multiply-accumulation unit is used to multiply and accumulate the data of the mth position in the first transform domain sequence of the row where the input multiply-accumulation unit is located and the data of the second transform domain sequence of the column where the input multiply-accumulation unit is located. The multiplying and accumulating processor provided in the embodiment of the present invention realizes data reuse, reduces the times of reading data in memory, improves data processing efficiency and reduces power consumption of the multiplying and accumulating processor.

【技术实现步骤摘要】
乘累加处理器
本专利技术涉及电路设计
，更具体地，涉及乘累加处理器。
技术介绍
神经网络是目前人工智能领域的一种重要算法技术，包括卷积神经网络(ConvolutionalNeuralNetwork,CNN)、全连接神经网络(Fully-connectedNeuralNetwork,FC)和循环神经网络(RecurrentNeuralNetwork,RNN)。神经网络算法需要执行大量的乘法和加法运算，对于低功耗移动便携设备的人工智能应用是非常大的挑战。现有技术是将CNN、FC、RNN三种类型的神经网络统一为循环行列式，从而能够通过快速傅里叶变换(FastFourierTransform,FFT)转换到变换域进行乘累加计算，实现整体加速。这种方案的不足是在经过高速FFT变换之后，使用传统的静态随机访问存储器(staticrandomaccessmemory，SRAM)存储并行产生的变换域数据，由于SRAM不具备数据复用的特点，因而无法在变换域的乘累加处理器中实现数据复用的乘累加电路，造成大量重复的数据存取操作，影响整体的功耗和性能。
技术实现思路
本专利技术提供一种克服上述问题或者至少本文档来自技高网...

【技术保护点】
1.一种乘累加处理器，其特征在于，包括：存储器、串并行转换模块和乘累加阵列；所述乘累加阵列包括阵列式排列的多个乘累加单元；所述存储器为转置静态随机访问存储器，用于存储第一变换域序列；所述串并行转换模块，用于从所述存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的所述乘累加阵列中的各行；所述乘累加单元，用于根据输入所述乘累加单元所在行的第一变换域序列中第m个位置的数据和输入所述乘累加单元所在列的第二变换域序列中的数据进行乘累加；其中，所述第一变换域序列包括M个位置的数据，M表示第一变换域序列的数据位宽；m＝1,2,…,M。

【技术特征摘要】
1.一种乘累加处理器，其特征在于，包括：存储器、串并行转换模块和乘累加阵列；所述乘累加阵列包括阵列式排列的多个乘累加单元；所述存储器为转置静态随机访问存储器，用于存储第一变换域序列；所述串并行转换模块，用于从所述存储器中获取第一变换域序列中第m个位置的数据，将获取的第一变换域序列中第m个位置的数据分别输入对应的所述乘累加阵列中的各行；所述乘累加单元，用于根据输入所述乘累加单元所在行的第一变换域序列中第m个位置的数据和输入所述乘累加单元所在列的第二变换域序列中的数据进行乘累加；其中，所述第一变换域序列包括M个位置的数据，M表示第一变换域序列的数据位宽；m＝1,2,…,M。2.根据权利要求1所述的乘累加处理器，其特征在于，所述乘累加单元为N×N个，构成N行N列的阵列；N≤M。3.根据权利要求2所述的乘累加处理器，其特征在于，N根据M确定。4.根据权利要求2或3所述的乘累加处理器，其特征在于，所述存储器具体用于：依次写入各个第一变换域序列的数据，直至写入全部第一变换域序列。5.根据权利要求4所述的乘累加处理器，其特征在于，所述串并行转换模块包括N个串并行转换单元；所述串并行转换模块具体用于：从所述存...

【专利技术属性】
技术研发人员：刘勇攀，岳金山，刘若洋，袁哲，孙文钰，李学清，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11