一种幅度频率可调的差分LVDS测试装置制造方法及图纸

本发明专利技术公开了一种幅度频率可调的差分LVDS测试装置，包括PC机、数据控制模块、数据处理模块、数控可变增益差分放大器、LVDS接口、DMD芯片及示波器；本发明专利技术采用FPGA可编程逻辑器件的可编程性，通过与Cortex‑M7处理器和PC机的通信，得到控制信号后从ROM存储模块读取频率配置数据，根据配置数据可以产生相应频率的差分LVDS信号；同时，使用相同的方法从ROM存储模块读取幅度配置数据，通过配置数控可变增益差分放大器，进行对于差分LVDS幅度的调整，并通过使用示波器或者FPGA可编程逻辑器件得到通过DMD芯片LVDS通道后的测试数据，验证该LVDS通道的性能。整个测试装置具有操作简单、造价低、设备小巧便携等特点。本测试装置中的DMD芯片可以换成其他芯片，整个测试装置可配置性高。

A Differential LVDS Test Device with Adjustable Amplitude and Frequency

The invention discloses a differential LVDS test device with adjustable amplitude and frequency, including PC, data control module, data processing module, numerical control variable gain differential amplifier, LVDS interface, DMD chip and oscilloscope; the invention adopts programmability of programmable logic device of FPGA, and reads the control signal from ROM storage module by communicating with C ortex M7 processor and PC. According to the configuration data, the differential LVDS signals of corresponding frequencies can be generated; at the same time, the amplitude configuration data can be read from ROM storage module by the same method, and the amplitude of differential LVDS can be adjusted by configuring NC variable gain differential amplifier, and the test through LVDS channel of DMD chip can be obtained by using oscilloscope or programmable logic device of FPGA. Data to verify the performance of the LVDS channel. The whole test device has the characteristics of simple operation, low cost, compact and portable equipment. The DMD chip in this test device can be replaced by other chips, and the whole test device has high configurability.

【技术实现步骤摘要】
一种幅度频率可调的差分LVDS测试装置
本专利技术涉及IC测试
中对差分LVDS的测试，尤其是一种幅度频率可调的差分LVDS测试装置。
技术介绍
在IC测试中，差分LVDS信号测试一直是一项十分重要的测试内容。芯片制造者需要对于自己制作的芯片中LVDS通道的性能进行有效及快速地测试，此时可控的差分LVDS的测试装置就变得尤为重要。但是传统的测试方式是利用特殊的信号发生器产生差分信号，一般信号发生器不具有差分信号产生的条件，而可以产生差分信号的信号发生器本身具有造价贵，难以搬运等缺点，并且频率可能受限制，无法进行自定义的设置。
技术实现思路
本专利技术的目的是针对现有技术的不足而提供的一种幅度频率可调的差分LVDS测试装置，通过FPGA可编程逻辑器件的可编程性，通过与Cortex-M7处理器和PC机的通信，得到控制信号后从ROM存储模块读取频率配置数据，根据配置数据可以产生相应频率的差分LVDS信号；同时，使用相同的方法从ROM存储模块读取幅度配置数据，通过配置数控可变增益差分放大器，进行对于差分LVDS幅度的调整，并通过使用示波器或者FPGA可编程逻辑器件得到通过DMD芯片LVDS通道后的测试数据，验证该LVDS通道的性能。整个测试装置具有操作简单、造价低、设备小巧便携等特点。本测试装置中的DMD芯片可以换成其他芯片，整个测试装置可配置性高。实现本专利技术目的的具体技术方案是：一种幅度频率可调的差分LVDS测试装置，其特点包括PC机、数据控制模块、数据处理模块、数控可变增益差分放大器、LVDS接口、DMD芯片及示波器；所述PC机与数据控制模块连接；数据控制模块与数据处理模块连接；数据处理模块分别与数控可变增益差分放大器及DMD芯片连接；数控可变增益差分放大器与LVDS接口连接；LVDS接口与DMD芯片连接；DMD芯片与示波器连接；所述数据控制模块由Cortex-M7处理器、IIC接口、J-LINK接口及USB接口构成,其中，Cortex-M7处理器分别与IIC接口、J-LINK接口及USB接口连接；所述数据处理模块由FPGA可编程逻辑器件、LED灯、按键、IIC接口、ROM存储模块及JTAG接口构成,其中，FPGA可编程逻辑器件分别与LED灯、按键、IIC接口、ROM存储模块及JTAG接口连接。所述数据控制模块通过USB接口与PC机连接；数据控制模块通过IIC接口与数据处理模块的IIC接口连接。所述数据处理模块通过FPGA可编程逻辑器件分别与数控可变增益差分放大器及DMD芯片连接。所述FPGA可编程逻辑器件内设PLL控制器及缓冲器。实现本专利技术幅度频率可调的差分LVDS测试的具体步骤如下：步骤1：PC机1传输配置信息给数据控制模块1.1、PC机通过数据控制模块中的USB接口对Cortex-M7处理器进行频率和幅度的配置信息的传输；1.2、Cortex-M7处理器在接收完所有配置信息后将信息存储；步骤2：数据控制模块传输配置信息给数据处理模块2.1、数据控制模块中的Cortex-M7处理器通过IIC接口和IIC接口将步骤1中从PC机获取的配置信息传递给数据处理模块中的FPGA可编程逻辑器件；步骤3：数据处理模块进行差分LVDS信号的频率调整3.1、数据处理模块中的FPGA可编程逻辑器件通过步骤由IIC接口和IIC接口接收到频率配置信息后，从ROM存储模块中获取相对应的FPGA可编程逻辑器件中PLL控制器的分频信息；3.2、FPGA可编程逻辑器件将从ROM存储模块中获取的分频信息加载入PLL控制器，从而使PLL控制器产生相对应频率的单端信号；3.3、FPGA可编程逻辑器件31通过缓冲器312将内部3.2中PLL控制器311产生的相对应频率的单端信号转化为差分LVDS信号；步骤4：数据处理模块控制数控可变增益差分放大器进行差分LVDS信号的幅度调整4.1、数据处理模块中的FPGA可编程逻辑器件通过步骤由IIC接口和IIC接口接收到幅度配置信息后，从ROM存储模块中获取相对应的数控可变增益差分放大器的放大倍数控制信息；4.2、数据处理模块中的FPGA可编程逻辑器件将步骤3.3中获取的差分LVDS信号传输至数控可变增益差分放大器；4.3、数据处理模块中的FPGA可编程逻辑器件将步骤4.1中将从ROM存储模块中获取的放大倍数控制信息传输至数控可变增益差分放大器；4.4、数控可变增益差分放大器通过配置好的信息处理内部放大参数，将步骤4.2中得到的差分LVDS信号进行幅度调整，最终得到幅度和频率均调整完毕的差分LVDS信号；步骤5：差分LVDS信号测试5.1、数控可变增益差分放大器将步骤4.4中的得到的幅度和频率均调整完毕的差分LVDS信号通过LVDS接口传输至DMD芯片中；若使用FPGA可编程逻辑器件测量差分LVDS信号则转至步骤5.2，若使用示波器测量，则转至步骤5.3；5.2、差分LVDS信号经过DMD芯片中的LVDS通道后，产生需要测试的数据，DMD芯片通过与数据处理模块相连接，将该数据传输至数据处理模块中的FPGA可编程逻辑器件中与原始LVDS数据进行比对，测试DMD芯片的LVDS通道性能；5.3、差分LVDS信号经过DMD芯片中的LVDS通道后，产生需要测试的数据，使用示波器对该测试的数据进行测量，与原始LVDS数据进行比对，测试DMD芯片的LVDS通道性能。本专利技术PC机1通过数据控制模块将频率以及幅度配置信息传输至数据处理模块；经数据处理模块进行处理后得到频率以及幅度配置信息相对应的内部PLL控制器的分频信息以及数控可变增益差分放大器的放大倍数控制信息，数据处理模块根据获取的内部PLL控制器的分频信息得到相对应频率的差分LVDS信号，并将该信号以及数控可变增益差分放大器的放大倍数控制信息传输给数控可变增益差分放大器；数控可变增益差分放大器将已经设置过频率的差分LVDS信号放大或者衰减，得到PC机所需要配置的幅度的差分LVDS信号，并将其通过LVDS接口传输给DMD芯片，差分LVDS信号经过DMD芯片中的LVDS通道后，产生需要测试的数据，DMD芯片通过与数据处理模块相连接，将该数据传输至数据处理模块中与原始LVDS数据进行比对，测试DMD芯片的LVDS通道的性能；或者使用示波器对差分LVDS信号经过DMD芯片中的LVDS通道后产生的测试的数据进行测量，与原始LVDS数据进行比对，测试DMD芯片LVDS通道的性能。本专利技术数据控制模块的J-LINK接口用来烧写Cortex-M7处理器的代码；USB接口用来使Cortex-M7处理器与PC机进行通信，获取命令；Cortex-M7处理器将从PC机处获取的命令进行解码后通过IIC接口传输至数据处理模块。本专利技术数据处理模块的JTAG接口用来烧写FPGA可编程逻辑器件的代码，IIC接口接受来自数据控制模块的参数以及命令，FPGA可编程逻辑器件将得到的参数命令进行解析后从ROM存储模块中提取相对应的配置参数，传输给FPGA可编程逻辑器件的内部PLL控制器以及数控可变增益差分放大器，根据参数设置驱动相应的组件工作。如果控制电路工作异常，则控制LED灯进行提示，也可以使用按键重启设备。本专利技术通过FPGA可编程逻辑器件的可编程性，通过与Cortex-M7处理器和PC机的通信本文档来自技高网...

【技术保护点】
1.一种幅度频率可调的差分LVDS测试装置，其特征在于，该装置包括PC机（1）、数据控制模块（2）、数据处理模块（3）、数控可变增益差分放大器（4）、LVDS接口（5）、DMD芯片（6）及示波器（7）；所述PC机（1）与数据控制模块（2）连接；数据控制模块（2）与数据处理模块（3）连接；数据处理模块（3）分别与数控可变增益差分放大器（4）及DMD芯片（6）连接；数控可变增益差分放大器（4）与LVDS接口（5）连接；LVDS接口（5）与DMD芯片（6）连接；DMD芯片（6）与示波器（7）连接；所述数据控制模块（2）由Cortex‑M7处理器（21）、IIC接口（22）、J‑LINK接口（23）及USB接口（24）构成,其中，Cortex‑M7处理器（21）分别与IIC接口（22）、J‑LINK接口（23）及USB接口（24）连接；所述数据处理模块（3）由FPGA可编程逻辑器件（31）、LED灯（32）、按键（33）、IIC接口（34）、ROM存储模块（35）及JTAG接口（36）构成,其中，FPGA可编程逻辑器件（31）分别与LED灯（32）、按键（33）、IIC接口（34）、ROM存储模块（35）及JTAG接口（36）连接。...

【技术特征摘要】
1.一种幅度频率可调的差分LVDS测试装置，其特征在于，该装置包括PC机（1）、数据控制模块（2）、数据处理模块（3）、数控可变增益差分放大器（4）、LVDS接口（5）、DMD芯片（6）及示波器（7）；所述PC机（1）与数据控制模块（2）连接；数据控制模块（2）与数据处理模块（3）连接；数据处理模块（3）分别与数控可变增益差分放大器（4）及DMD芯片（6）连接；数控可变增益差分放大器（4）与LVDS接口（5）连接；LVDS接口（5）与DMD芯片（6）连接；DMD芯片（6）与示波器（7）连接；所述数据控制模块（2）由Cortex-M7处理器（21）、IIC接口（22）、J-LINK接口（23）及USB接口（24）构成,其中，Cortex-M7处理器（21）分别与IIC接口（22）、J-LINK接口（23）及USB接口（24）连接；所述数据处理模块（3）由FPGA可编程逻辑器件（31）、LED灯（3...

【专利技术属性】
技术研发人员：刘一清，毛雨阳，
申请(专利权)人：华东师范大学，
类型：发明
国别省市：上海,31