一种利用1.8V耐压器件实现的耐5V电平偏移电路制造技术

本发明专利技术公开了一种利用1.8V耐压器件实现的耐5V电平偏移电路，涉及微电子技术中的信号处理与发送技术领域。该电路包括：耐压保护单元U1、NMOS管M1与M2、PMOS管M3与M4以及反相器INV1与INV2，在使用过程中，电源能够支持5V，从而支持5V的输入输出摆幅，另外，由于输出节点电容较小，因此电路支持GHz以上的高速数据接口，而且器件全部为1.8V耐压器件，能够在28nm等先进制程下实现，因此该电路具有更灵活广泛的应用。

A 5V Level Offset Circuit Using 1.8V Voltage-Resistant Device

The invention discloses a 5V level offset circuit realized by using a 1.8V voltage withstanding device, which relates to the signal processing and transmission technology field of microelectronics technology. The circuit includes: voltage protection unit U1, NMOS transistors M1 and M2, PMOS transistors M3 and M4, and inverters INV1 and INV2. In the process of using, the power supply can support 5V, thus supporting 5V input and output swing. In addition, because the output node capacitance is small, the circuit supports high-speed data interface above GHz, and all the devices are 1.8V voltage-withstanding devices, which can be operated under advanced processes such as 28nm. Therefore, the circuit has more flexible and wide application.

【技术实现步骤摘要】
一种利用1.8V耐压器件实现的耐5V电平偏移电路
本专利技术涉及微电子技术中的信号处理与发送
，尤其涉及一种利用1.8V耐压器件实现的耐5V电平偏移电路。
技术介绍
随着集成电路技术和工艺水平的不断发展，芯片上的晶体管以及器件尺寸越做越小，芯片的集成度越来越高，器件耐压值也随之降低。这些对需要使用高压逻辑控制信号的电路提出了更高的要求，而电平偏移电路在产生高压逻辑控制信号时扮演着至关重要的角色，因此，对集成电路的电平偏移电路的要求高了，设计的难度也提高了。尤其是进入28nm的工艺节点以后，普通IO器件的耐压由以前的3.3V降到1.8V，但某些应用如USB2.0对耐压的要求并没有下降，同时随着高速接口工作的速度越来越高，摆幅要求越来越高，电平偏移电路的实现难度也越来越高。目前，电平偏移电路的结构可如图1所示，该电路采用若干MOS管实现，在28nm工艺节点以前，该方案vdd可以接3.3V，而MOS管必须采用3.3V耐压器件才能输出3.3V逻辑信号。在28nm以下尺寸的先进工艺下，由于只有1.8V耐压器件，该方案vdd只能接1.8V，电路的输出摆幅只可以达到1.8V。在某些应用场合，本文档来自技高网...

【技术保护点】
1.一种利用1.8V耐压器件实现的耐5V电平偏移电路，其特征在于，包括：耐压保护单元U1、NMOS管M1与M2、PMOS管M3与M4以及反相器INV1与INV2；其连接关系如下：耐压保护单元U1的A端、M3的漏极以及M4的栅极互连，耐压保护单元U1的B端、M4的漏极以及M3的栅极互连，耐压保护单元U1的C端以及M1的漏极互连，耐压保护单元U1的D端以及M2的漏极互连，M1的栅极与反相器INV1输出互连；M2的栅极与反相器INV2输出互连；反相器INV1的输入为电平偏移电路的一个输入vip；反相器INV2的输入为电平偏移电路的另外一个输入vin；NMOS管M1与M2的源极接地；PMOS管M3与M...

【技术特征摘要】
1.一种利用1.8V耐压器件实现的耐5V电平偏移电路，其特征在于，包括：耐压保护单元U1、NMOS管M1与M2、PMOS管M3与M4以及反相器INV1与INV2；其连接关系如下：耐压保护单元U1的A端、M3的漏极以及M4的栅极互连，耐压保护单元U1的B端、M4的漏极以及M3的栅极互连，耐压保护单元U1的C端以及M1的漏极互连，耐压保护单元U1的D端以及M2的漏极互连，M1的栅极与反相器INV1输出互连；M2的栅极与反相器INV2输出互连；反相器INV1的输入为电平偏移电路的一个输入vip；反相器INV2的输入为电平偏移电路的另外一个输入vin；NMOS管M1与M2的源极接地；PMOS管M3与M4的源极接5V电源电压；所述电平偏移电路的两个差分输出von与vop分别由所述耐压保护单元内部引出，以保证所有元器件不存在耐压问题；其中，所述耐压保护单元U1的由A端、B端、C端和D端组成，A端为用于保证M3漏极以及M4栅极电压大于3.3V的一端，B端为用于保证M4漏极以及M3栅极电压大于3.3V的一端，C端为用于保证M1漏极电压小于1.8V的一端，D端为用于保证M2漏极电压小于1.8V的一端。2.根据权利要求1所述的电平偏移电路，其特征在于，所述耐压保护单元U1包含NMOS管M5、M6、M7、M8以及PMOS管M9、M10、M11、M12以及保护电路；其连接关系如下：M5漏极与M7源极相连，M5的栅极与M6的栅极相连并接到1.8V的电源电压上，M5的源极为耐压保护单元U1的C端；M6漏极与M8源极相连，M6的源极为耐压保护单元...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：广东,44