一种小波重构加速电路制造技术

本发明专利技术公开了一种小波重构加速电路，包括m个重构单元，所述重构单元包括数据输入端口、数据选择信号输入端口、高通滤波参数输入端口、低通滤波参数输入端口、卷积数据输入端口和输出端口，第m个重构单元为起始重构单元，其对应的卷积数据输入端口的输入数据为0；第1个重构单元为终止重构单元，其对应的输出端口输出所述重构加速电路的重构数据；所述重构单元的输出端口连接其下一个重构单元的卷积数据输入端口。本发明专利技术提供的一种小波重构加速电路，提高了有用数据计算在整体计算中的计算比例，同时通过对参数和数据流的控制，实现了乘法器和加法器的共享，电路面积进一步减少，功耗实现了有效降低。

A Wavelet Reconstruction Acceleration Circuit

The invention discloses an accelerating circuit for wavelet reconstruction, which comprises m reconstruction units. The reconstruction units include data input ports, data selection signal input ports, high-pass filter parameter input ports, low-pass filter parameter input ports, convolution data input ports and output ports. The mth reconstruction unit is the initial reconstruction unit, and the corresponding convolution data input ports are transferred. The input data is 0; the first reconfiguration unit is the termination reconfiguration unit, and its corresponding output port outputs the reconfiguration data of the reconfiguration acceleration circuit; the output port of the reconfiguration unit connects the convolution data input port of its next reconfiguration unit. The invention provides a wavelet reconstruction acceleration circuit, which improves the calculation proportion of useful data calculation in the overall calculation, realizes the sharing of multiplier and adder by controlling parameters and data flow, further reduces the circuit area and effectively reduces power consumption.

【技术实现步骤摘要】
一种小波重构加速电路
本专利技术属于数字电路领域，具体涉及一种小波重构加速电路。
技术介绍
傅立叶变换的基本思想是使用正余弦函数来表示某个函数，从而将一个时域信号映射到频域上，完成对该信号的频域分析。但正余弦函数的周期性导致了傅立叶变换不能很好的体现该信号在时域上的信息。频域的精确导致了时域的模糊，同样，时域的精确也会导致频域的模糊。小波变换，使用基函数的平移和伸缩表示目标信号，能够同时体现信号在时域和频域上的信息，因此渐渐引起重视。小波变换被普遍应用于数字信号处理和图像处理中。其主要步骤分为两个步骤，即信号的分解和重构。在信号的分解过程中，存在卷积和降采样等的基本操作。两个基本运算的性能决定了小波运算的性能。在小波计算硬件加速器的设计过程中，需要同时考虑电路计算的速度、功耗、面积等因素，并适当安排计算的流程和时序，以期得到最优的效果。小波变换的重构与分解过程正好相反，将低通和高通数据分别进行升采样，通过对应的高通和低通重构滤波器，将两者进行相加，最终计算出对应结果。整个数据重构的过程，可以理解为将低通和高通的数据，合成新的数据。如果高通和低通的数据量分别为n，则合成后的数据量为2n本文档来自技高网...

【技术保护点】
1.一种小波重构加速电路，其特征在于，包括m个重构单元，所述重构单元包括数据输入端口、数据选择信号输入端口、高通滤波参数输入端口、低通滤波参数输入端口、卷积数据输入端口和输出端口，所述数据输入端口输入数据x(n)，所述数据选择信号输入端口输入数据选择信号sel，其中，第m个重构单元为起始重构单元，其对应的卷积数据输入端口的输入数据为0；第1个重构单元为终止重构单元，其对应的输出端口输出所述重构加速电路的重构数据；所述低通滤波参数输入端口输入低通滤波参数，所述高通滤波参数输入端口输入高通滤波参数；所述重构单元的输出端口连接其下一个重构单元的卷积数据输入端口；m为小波基的长度，且2≤m。

【技术特征摘要】
1.一种小波重构加速电路，其特征在于，包括m个重构单元，所述重构单元包括数据输入端口、数据选择信号输入端口、高通滤波参数输入端口、低通滤波参数输入端口、卷积数据输入端口和输出端口，所述数据输入端口输入数据x(n)，所述数据选择信号输入端口输入数据选择信号sel，其中，第m个重构单元为起始重构单元，其对应的卷积数据输入端口的输入数据为0；第1个重构单元为终止重构单元，其对应的输出端口输出所述重构加速电路的重构数据；所述低通滤波参数输入端口输入低通滤波参数，所述高通滤波参数输入端口输入高通滤波参数；所述重构单元的输出端口连接其下一个重构单元的卷积数据输入端口；m为小波基的长度，且2≤m。2.根据权利要求1所述的一种小波重构加速电路，其特征在于，所述重构单元还包括乘法器、第一加法器、第二加法器、第一数据选择器、第二数据选择器、第三数据选择器、第一寄存器和第二寄存器，在第一数据选择器中完成高通滤波参数和低通滤波参数的选择，并与输入数据相乘；在第二数据选择器中完成第一寄存器中上一时钟周期寄存数据和0的选择，并与上述相乘之后的数据进行相加，相加结果存在第一寄存器中，在第三数据选择器中完成上述相加结果和0的选择，并与该重构单元数据输入端口的数据进行再次相加，再次相加结果存储在第二寄存器中，并作为该重构单元的输出数据。3.根据权利要求2所述的一种小波重构加速电路，其特征在于，所述第一数据选择器的两个选择端分别连接高通滤波参数和低通滤波参数，所述第一数据选择器的输出端连接所述乘法器的第二输入端口，所述输入数据x(n)连接所述乘法器的第一输入端口，所述乘法器的输出端口连接第一加法器的第一输入端口，所述第一加法器的输出端口连接第一寄存器的输入端口，所述第一寄存器的输出端口同时连接第二数据选择器和第三选择器的一个选择端，所述第二数据选择器和第三选择器的另一选择端...

【专利技术属性】
技术研发人员：袁庆，张远，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31