低压参考电流电路制造技术

一种电流参考电路，包括：电流源，第一p沟道金属氧化物半导体(p‑channel metal oxide semiconductor，PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到电流源的漏极，以及n沟道MOS(n‑channel MOS，NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。所述电流参考电路还包括第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子，第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极，以及第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。

【技术实现步骤摘要】
【国外来华专利技术】低压参考电流电路
本专利技术通常涉及电流参考电路，并且更具体地涉及在低电压下操作的电流参考电路。
技术介绍
集成电路部件的尺寸继续缩小，并且电池供电设备的需求持续增加。参考电流电路广泛用于集成电路中以产生偏置电流。然而，随着电源电压的下降，一些常用的参考电流电路在低电压条件下不再能够运行或运行不良。因此，电源电压表现为参考电流电路设计中的挑战之一。大多数模拟系统都配有电池电压。从电池电压产生参考电流通常在泄漏电流和输出电阻方面提供良好的性能，但具有相对高的功耗。从低电源电压产生参考电流可实现小的硅面积和低功耗，但需要使用具有电流泄漏和低输出电阻的缺点的核心器件。此外，随着电源电压降低，传统的参考电流电路可能无法正常工作。另一个挑战是低噪声要求。低噪声参考电流电路需要滤波电容器，然而，流过滤波电容器的栅极泄漏电流导致参考电流电路的电流镜电路中的电压偏移，从而影响电流镜电路的匹配。又一个挑战是参考电流电路所需的精度。因此，低电源电压面临可能显著影响电流镜性能的电流泄漏问题，并且电流镜的低输出电阻可能需要输出缓冲器来驱动输出负载。因此，需要用于产生具有低电源电压的精确低噪声电流参考的改进电路。
技术实现思路
本申请的实施例提供了一种在低电压电源下操作的新颖的电流参考电路。在本专利技术的一个方面，电流参考电路可以包括电流源，第一p沟道金属氧化物半导体(p-channelmetaloxidesemiconductor，PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到电流源的漏极，以及n沟道MOS(n-channelMOS，NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。所述电流参考电路还包括第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子，第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极，以及第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。在本专利技术的另一方面，电流镜可以包括电流源，第一p沟道金属氧化物半导体(PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述第一电流源的漏极，第二PMOS晶体管，其具有耦合到所述第一电源电压的源极、耦合到所述第一PMOS晶体管的所述栅极的栅极，以及配置为提供第二电流源的漏极，以及n沟道MOS(NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一电流源的栅极，以及耦合到所述第一PMOS晶体管的所述栅极的源极。以下详细描述与附图一起将提供对本专利技术的本质和优点的更好的理解。附图说明本文提及并构成其一部分的附图示出了本公开的实施例。附图与说明书一起用于解释本专利技术的原理。图1是用于解释本专利技术的实施例的用作为参考电路的电流镜电路的示意图。图2是用于解释本专利技术的实施例的用作为参考电路的另一电流镜电路的示意图。图3A是示出当晶体管MP1和MP2是核心器件时，图2的低噪声电流镜电路的示例性电压值的电路图。图3B是示出当晶体管MP1和MP2是IO器件时，图2的电流镜电路的示例性电压值的电路图。图4是根据本专利技术的实施例的低噪声电流镜电路40的电路图。图5是根据本专利技术的实施例的低噪声和低电压电流镜电路50的示意图。具体实施方式从下面给出的详细描述和本专利技术优选实施例的附图中将更全面地理解本专利技术，然而，不应将本专利技术限制于特定实施例，而是仅用于解释和理解。足够详细地描述了实施例，以使本领域技术人员能够实践本专利技术。可以在不脱离本专利技术的范围的情况下利用其他实施例并进行结构、逻辑和电气变化。应当理解，当元件或组件被称为“邻近”、“连接到”或“耦合到”另一元件或组件时，它可以直接邻近、连接或耦合到另一元件或组件，或者也可能存在中间元件或组件。相反，当元件被称为“直接连接到”或“直接耦合到”另一元件或组件时，在它们之间不存在中间元件或组件。应当理解，尽管可以在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开。因此，在不脱离本专利技术的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。术语“一”、“一个”和“该”可以包括单数和复数引用。将进一步理解，当在本说明书中使用术语“包含”、“包括”、“具有”及其变体时，指定所述特征、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件和/或其组合。此外，如本文所使用的，词语“和/或”可以指代并涵盖一个或多个相关所列项目的任何可能的组合。术语第一，第二等的使用不表示任何顺序，而是术语第一，第二等用于将一个元件与另一个元件区分开。此外，术语一、一个等的使用并不表示数量的限制，而是表示存在至少一个所引用的项目。术语“电流参考电路”、“电流参考装置”、“电流镜”、“电流镜电路”和“电流镜装置”可互换使用。图1是用于解释本专利技术的实施例的用作为参考的电流镜电路10的示意图。电流镜电路10包括两个匹配的p沟道金属氧化物半导体(MOS)晶体管MP1和MP2，以及电流参考源Iref。MP1具有耦合到电池电源电压Vbatt的源极S1、耦合在一起形成二极管的栅极G1和漏极D1。MP2具有耦合到电池电源电压Vbatt的源极S2、耦合到MP1的栅极G1的栅极G2，以及向负载提供输出电流Iout的漏极D2。由于MP1和MP2的栅极连接在一起，当MP1和MP2具有相同的尺寸(例如，W/L比)时，输出电流Iout等于电流参考源Iref。如在
技术介绍
部分中所讨论的，半导体器件的特征尺寸的持续减小在较低功耗和较高切换速度方面改善了器件性能。通过减小栅极介电层的厚度可以改善MOS晶体管的性能。然而，薄栅极介电层可能导致栅极隧穿泄漏电流，尤其是在高电源电压下。因此，半导体器件可以具有具有低压电源的核心区域和具有高压电源的输入/输出(input/output,IO)区域。核心区域包括具有低阈值电压(例如，0.4V-0.5V)的核心器件，并且IO区域包括具有高阈值电压(例如，0.9V-1.0V)的IO器件。MOS晶体管的阈值电压根据晶体管的类型定义为使晶体管导通或截止所需的栅极电压。如这里所使用的，高压电源可以具有等于电池电压的电源电压(例如，1.5V-4.5V)，并且低压电源可以具有低于电池电压的电源电压(例如，1.0V或更低)。当电源电压Vbatt足够高以为p沟道MOS晶体管和电流参考源提供某些电压余量时，电流镜电路10工作良好。例如，p沟道MOS晶体管设置在集成电路的输入/输出(IO)区域中，p沟道MOS晶体管MP1的漏极和源极之间的电压可以是约1V以处于饱和区域中，电流参考源Iref处的电压可能大于0.5V，以使其正常操作。也就是说，电流镜电路10只能在电源电压大于1.5V的情况下正常工作。图2是作为图1的电流镜电路10的修改的低噪声电流镜电路20的示意图。参考图2，p沟道晶体管MP1和MP2位于集成电路的核心区域中，使得它们可以在本文档来自技高网...

【技术保护点】
1.一种电流参考电路，包括：电流源；第一p沟道金属氧化物半导体PMOS晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述电流源的漏极；n沟道MOS NMOS晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。

【技术特征摘要】
【国外来华专利技术】2018.05.31 US 15/993,6291.一种电流参考电路，包括：电流源；第一p沟道金属氧化物半导体PMOS晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述电流源的漏极；n沟道MOSNMOS晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。2.根据权利要求1所述的电流参考电路，其中，所述第一电源电压是输入/输出IO电源电压，并且所述第二电源电压是核心电压，所述第二电源电压低于所述第一电源电压。3.根据权利要求1所述的电流参考电路，还包括：第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子。4.根据权利要求3所述的电流参考电路，还包括：第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极；第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。5.根据权利要求4所述的电流参考电路，还包括：电容元件，其具有耦合到所述第一电源电压的第一端子和耦合到所述第二电阻元件的所述第二端子的第二端子。6.根据权利要求3所述的电流参考电路，其中，所述第一电源电压为约0.9V-1.0V，并且所述第二电源电压为约0.6V。7.根据权利要求6所述的电流参考电路，其中，所述NMOS晶体管的所述栅极具有约0.4V的电压，并且所述第一PMOS晶体管的所述栅极具有约0.1V的电压。8.根据权利要求7所述的电流参考电路，其中，所述电流源具有约10μA的电流，并且流过所述第一电阻元件的电流为约10nA。9.一种电流镜，包括：电流源；第一p沟道金属氧化物半导体PMOS晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述电流源的漏极；第二PMOS晶体管，其具有耦合到所述第一电源电压的源极、耦合到所述第一PMOS晶体管的所述栅极的栅极，以及配置为提供第二电流源的漏极；和n沟道MOSNMOS晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一电流源的栅极，以及耦合到所述第一PMOS晶体管的所述栅极的源极。10.根据权利要求9所述的电流镜，还包括：第一电阻元件，其耦合在所述NMOS晶体管的所述源极和地...

【专利技术属性】
技术研发人员：穆罕默德·阿布迪娜，艾哈迈德·埃米拉，哈山·奥萨马·埃尔温，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：广东,44