一种FPGA的处理器指令调试方法、装置及电子设备制造方法及图纸

本发明专利技术实施例提供一种FPGA的处理器指令调试方法、装置及电子设备，当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；取第二存储器中出错地址对应的校验数据并校验。这样，当指令出现问题时，可以直接通过处理器寄存器信息的观察和了解处理器内部的运转状况，并通过指令修改和校验完成调试，进一步提高了开发效率。

【技术实现步骤摘要】
一种FPGA的处理器指令调试方法、装置及电子设备
本专利技术涉及计算机
，特别是涉及一种FPGA的处理器指令调试方法、装置及电子设备。
技术介绍
由于FPGA(英文：FieldProgrammableGateArray，中文：现场可编程门阵列)具有速度快、效率高、灵活稳定、集成度高等优点，所以在硬件逻辑验证与设计中是十分必要的。长期以来，CPU(英文：CentralProcessingUnit，中文：中央处理器)架构主要由以intel(x86架构)和ARM(ARM架构)为代表。而随着开放免费RISCV(中文：精简指令集计算)架构的发展，开发者可依据开放的RISCV架构设计处理器，降低了CPU的准入门槛。然而专利技术人通过研究发现，基于开源RISC-V型CPU的开发，其调试手段还处于落后阶段，严重制约了研发和调试。在目前RISCV开源SOC(英文：SystemonaChip，中文：片上系统)工程中，开发者无法从外部直接获取到内部指令集的运行状况，当CPU出现宕机时，并不能及时分析和复现运行场景，迫切的需要一个调试模块，可以深入到CPU内部，实现调试功能。因此，如何能够提供一种调试方法对FPGA的处理器进行调试是本领域技术人员亟需解决的技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种FPGA的处理器指令调试方法，用于解决现有技术中难以对FPGA的处理器指令进行调试的问题。为实现上述目的及其他相关目的，根据本专利技术的第一方面，本专利技术实施例提供一种FPGA的处理器指令调试方法，该方法包括以下步骤：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；读取第二存储器中出错地址对应的校验数据并校验。可选地，所述将所述修正指令写入所述第二存储器对应的出错地址，包括：将出错地址和修正指令转换为适配第二存储器的格式信息；根据所述第二存储器的写时序，将所述格式信息写入第二存储器。可选地，从第二存储器中，读取存储在对应出错地址的错误数据之前，还包括：向处理器发送暂停指令，以指示处理器暂停运行；读取第二存储器中出错地址对应的校验数据之后，还包括：当校验数据通过时，向处理器发送运行指令，以指示处理器启动运行。可选地，所述读取第二存储器中出错地址对应的校验数据，包括读取第二寄存器中出错地址对应的预设空间范围的校验数据。根据本专利技术的第二方面，本专利技术实施例还提供一种FPGA的处理器指令调试装置，包括：解析模块，用于当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；读取模块，用于从第二存储器中，读取存储在对应出错地址的错误数据；生成模块，用于根据所述错误数据，生成修正指令；写入模块，用于将所述修正指令写入所述第二存储器对应的出错地址；校验模块，用于读取第二存储器中出错地址对应的校验数据并校验。可选地，所述写入模块还用于，将出错地址和修正指令转换为适配第二存储器的格式信息；根据所述第二存储器的写时序，将所述格式信息写入第二存储器。可选地，该装置还包括控制模块用于，从第二存储器中，读取存储在对应出错地址的错误数据之前，向处理器发送暂停指令，以指示处理器暂停运行；以及，读取第二存储器中出错地址对应的校验数据之后，当校验数据通过时，向处理器发送运行指令，以指示处理器启动运行。可选地，所述读取模块用于，读取第二寄存器中出错地址对应的预设空间范围的校验数据。根据本专利技术的第三方面，本专利技术实施例还提供一种电子设备，所述电子设备包括上述实施例所描述的FPGA的处理器指令调试装置。根据本专利技术的第四方面，本专利技术实施例还提供一种电子设备，所述电子设备包括处理器；以及，与所述处理器通信连接的存储器；其中，所述存储器存储有可被所述处理器执行的指令，所述指令被所述处理器执行，以使所述处理器能够：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；读取第二存储器中出错地址对应的校验数据并校验如上所述，本专利技术实施例提供的一种FPGA的处理器指令调试方法，具有以下有益效果：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；取第二存储器中出错地址对应的校验数据并校验。这样，当指令出现问题时，可以直接通过处理器寄存器信息的观察和了解处理器内部的运转状况，并通过指令修改和校验完成调试，进一步提高了开发效率。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种FPGA的处理器指令调试方法的流程示意图；图2是本专利技术实施例提供的一种指令写入方法的流程示意图；图3是本专利技术实施例提供的另一种FPGA的处理器指令调试方法；图4是本专利技术实施例提供的一种FPGA的处理器指令调试装置的结构示意图；图5是本专利技术实施例提供的另一种FPGA的处理器指令调试装置的结构示意图；图6是本专利技术实施例提供的执行FPGA的处理器指令调试方法的电子设备的硬件结构示意图。具体实施方式为了使本
的人员更好地理解本专利技术中的技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在本专利技术实施例中，执行FPGA的处理器指令调试方法的实施主体可以为与FPGA互联的上位机，或者配置在FPGA内部的调试模块。为了清楚的描述本专利技术实施例提供的FPGA的处理器指令调试方法，本专利技术实施例以上位机为实施主体进行详细描述。参见图1，是本专利技术实施例提供的一种FPGA的处理器指令调试方法的流程示意图，如图1所示，本专利技术实施例示出了上位机对FPGA的处理器指令进行调试的过程：步骤S101：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址。上位机侦测RIS本文档来自技高网...

【技术保护点】
1.一种FPGA的处理器指令调试方法，其特征在于，包括以下步骤：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；读取第二存储器中出错地址对应的校验数据并校验。

【技术特征摘要】
1.一种FPGA的处理器指令调试方法，其特征在于，包括以下步骤：当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；从第二存储器中，读取存储在对应出错地址的错误数据；根据所述错误数据，生成修正指令；将所述修正指令写入所述第二存储器对应的出错地址；读取第二存储器中出错地址对应的校验数据并校验。2.根据权利要求1所述的FPGA的处理器指令调试方法，其特征在于，所述将所述修正指令写入所述第二存储器对应的出错地址，包括：将出错地址和修正指令转换为适配第二存储器的格式信息；根据所述第二存储器的写时序，将所述格式信息写入第二存储器。3.根据权利要求1所述的FPGA的处理器指令调试方法，其特征在于，从第二存储器中，读取存储在对应出错地址的错误数据之前，还包括：向处理器发送暂停指令，以指示处理器暂停运行；读取第二存储器中出错地址对应的校验数据之后，还包括：当校验数据通过时，向处理器发送运行指令，以指示处理器启动运行。4.根据权利要求1所述的FPGA的处理器指令调试方法，其特征在于，所述读取第二存储器中出错地址对应的校验数据，包括读取第二寄存器中出错地址对应的预设空间范围的校验数据。5.一种FPGA的处理器指令调试装置，其特征在于，包括：解析模块，用于当侦测到处理器错误时，解析处理器中第一存储器存储的错误信息，所述错误信息携带有错误指令在第二存储器中的出错地址；读取模块，用于从第二存储器中，读取存储在对应出错地址的错误数据；生成模块，用于根据所述错误数据，生成修正指令...

【专利技术属性】
技术研发人员：王凯，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41