一种基于时间余量的时序修复方法技术

本发明专利技术提出一种基于时间余量的时序修复方法，包括：步骤1、提取出芯片布局中全部路径的网表信息，然后进入步骤2；步骤2、基于配置的时序约束条件，确定生成的静态时序分析中的时序违例路径及其对应的时间余量，然后进入步骤3；步骤3、判断所述时间余量是否大于预设阈值，是则在所述时序违例路径中确定预设分析路径的起点或终点，并调整所述时序违例路径的时钟延时的大小；否则基于所述静态时序分析，提取出数据通路和时钟通路上的逻辑单元，进而提取出与时序违例路径相连的逻辑模块及其线网信息，再调整所述与时序违例路径相连接的逻辑模块之间的线长，再根据优化的线长进行优化布局，然后返回步骤1。降低芯片的设计面积，提高芯片的工作频率。

A Time-series Repair Method Based on Time Margin

The invention proposes a time margin-based sequential repair method, which includes: step 1, extracting the information of all paths in the chip layout, and then proceeding to step 2; step 2, determining the generated sequential violation path and its corresponding time margin in the static sequential analysis based on the time constraints of configuration, and then proceeding to step 3; step 3, judging the time margin; Whether it is larger than the preset threshold is to determine the starting point or the end point of the preset analysis path in the time sequence violation path and adjust the time delay of the time sequence violation path; otherwise, based on the static time sequence analysis, the logical units on the data path and the clock path are extracted, and then the logic modules and their network information connected with the time sequence violation path are extracted and re-adjusted. The line length between the logic modules connected with the sequential violation path is optimized according to the optimized line length, and then returns to step 1. The design area of the chip is reduced and the working frequency of the chip is increased.

【技术实现步骤摘要】
一种基于时间余量的时序修复方法
本专利技术涉及集成电路版图自动化布线领域，具体涉及一种基于时间余量的时序修复方法。
技术介绍
集成电路芯片设计中，决定集成电路芯片的运行速度和设计面积主要影响因素有几个方面：生产工艺、代码编写风格、代码到版图的物理实现过程等。在代码到版图的物理实现过程中，修复时序是非常重要的关键步骤之一。传统的实现方法中处理时序修复一般都是针对数据路径，比如加大数据路径上的器件的尺寸以增大其驱动能力，或者在扇出负担很重的节点插入缓冲器以降低每个节点的扇出负担等等。无论是上述哪种实现方法，都会增加芯片的面积，甚至在某些情况下数据路径的器件延时已经到了极限状态，每一级器件的延时都已经是最小了，但是因为逻辑功能的原因，路径上的级数太多，其建立时间仍无法满足，从而无法达到所期望的运行速度。这样的设计方式无论是从工作性能还是生产成本上都会大打折扣，从而使芯片失去强有力的竞争力。集成电路设计中的时序违反不外乎是由建立时间和保持时间不够造成的。一般我们在做时钟通路设计时，要求其不同分支具有相同的延时。当高频芯片中路径通路的时序非常苛刻时，就要考虑干涉时钟通路；如何通过对时钟通路的干本文档来自技高网...

【技术保护点】
1.一种基于时间余量的时序修复方法，其特征在于，所述时序修复方法包括：步骤1、提取出芯片布局中全部路径的网表信息，然后进入步骤2；步骤2、基于配置的时序约束条件，确定生成的静态时序分析中的时序违例路径及其对应的时间余量，然后进入步骤3；步骤3、判断所述时间余量是否大于预设阈值，是则进入步骤4，否则进入步骤6；步骤4、在所述时序违例路径中确定预设分析路径的起点或终点，然后进入步骤5；步骤5、根据所述预设分析路径的起点或终点处的时间余量，调整所述时序违例路径的起点的时钟延时的大小；步骤6、基于所述静态时序分析，提取出数据通路和时钟通路上的逻辑单元，进而从包含以及连接所述逻辑单元的逻辑模块中提取出与...

【技术特征摘要】
1.一种基于时间余量的时序修复方法，其特征在于，所述时序修复方法包括：步骤1、提取出芯片布局中全部路径的网表信息，然后进入步骤2；步骤2、基于配置的时序约束条件，确定生成的静态时序分析中的时序违例路径及其对应的时间余量，然后进入步骤3；步骤3、判断所述时间余量是否大于预设阈值，是则进入步骤4，否则进入步骤6；步骤4、在所述时序违例路径中确定预设分析路径的起点或终点，然后进入步骤5；步骤5、根据所述预设分析路径的起点或终点处的时间余量，调整所述时序违例路径的起点的时钟延时的大小；步骤6、基于所述静态时序分析，提取出数据通路和时钟通路上的逻辑单元，进而从包含以及连接所述逻辑单元的逻辑模块中提取出与时序违例路径相连的逻辑模块及其线网信息，然后进入步骤7；步骤7、基于所述线网信息调整所述与时序违例路径相连接的逻辑模块之间的线长，再根据优化的线长进行优化布局，然后返回步骤1。2.根据权利要求1所述时序修复方法，其特征在于，所述预设阈值小于0，且其绝对值数值是当前工艺库的最小延迟单元的延时时间的十倍。3.根据权利要求1所述时序修复方法，其特征在于，所述预设分析路径包括所述时序违例路径的起点作为起点的第一预设分析路径和所述时序违例路径的起点作为终点的第二预设分析路径。4.根据权利要求3所述时序修复方法，其特征在于，所述步骤5具体包括以下步骤：步骤501、提取所述时序违例路径的起点、终点及所属时钟通路分支，然后进入步骤502；步骤502、根据所述时序违例路径的起点、终点及所属时钟通路分支，分别设置所述第一预设分析路径和所述第二预设分析路径，进入步骤503；步骤503、当所述第一预设分析路径的保持时间余量为第一预设时间，且所述第二预设分析路径的建立时间余量为第二预设时间时，在所述时钟通路分支上删减预设数量的缓冲器。5.根据权利要求4所述时序修复方法，其特征在于，所述步骤503中，所述在所述时钟通路分支上删减预设数量的缓冲器的方法为：搜索所述时钟通路分支的根节点，在所述时钟通路分支上删除所述预设数量的缓冲器；其中，所述...

【专利技术属性】
技术研发人员：叶虎强，黄明强，
申请(专利权)人：珠海市一微半导体有限公司，
类型：发明
国别省市：广东,44