用于有符号字的双复数与复共轭乘法的系统、装置和方法制造方法及图纸

本申请公开了用于有符号字的双复数与复共轭乘法的系统、装置和方法。描述了处理器中的用于双复数与复共轭乘法的系统、装置和方法的实施例。例如，执行电路执行经解码的指令以：将来自第一和第二紧缩数据源操作数中的多个紧缩数据元素位置的数据值复用至至少一个乘法器电路，第一和第二紧缩数据源操作数包括多个复数对，每个复数对包括在第一和第二紧缩数据源操作数中的共享紧缩数据元素位置处的数据值；计算第一复数与第二复数的复共轭的乘积的实部和虚部；以及将实结果存储到目的地操作数中的第一紧缩数据元素位置，并且将虚结果存储到目的地操作数中的第二紧缩数据元素位置。

Systems, devices and methods for double complex and complex conjugate multiplication of symbolic words

This application discloses a system, apparatus and method for double plural and complex conjugate multiplication of symbolic words. An embodiment of a system, apparatus and method for double complex and complex conjugate multiplication in a processor is described. For example, the execution circuit executes decoded instructions to multiply data values from the positions of multiple compact data elements in the first and second compact data source operands to at least one multiplier circuit. The first and second compact data source operands include multiple complex pairs, each of which includes the shared compact data element positions in the first and second compact data source operands. The data value at the destination operand; the real part and imaginary part of the product of the complex conjugate of the first complex number and the second complex number are calculated; and the real result is stored in the position of the first compact data element in the destination operand, and the virtual result is stored in the position of the second compact data element in the destination operand.

【技术实现步骤摘要】
用于有符号字的双复数与复共轭乘法的系统、装置和方法
本专利技术的领域一般涉及计算机处理器架构，更具体地涉及在执行时导致特定结果的指令。
技术介绍
诸如数字信号处理应用的应用对复向量执行各种操作，这些操作执行过滤、后处理和其他功能。对复向量的实部和虚部两者的诸如算术计算、饱和等的这些操作通常需要执行多个指令序列。这导致较低的性能，因为对每个操作运行这些指令序列。附图说明在所附附图中以示例方式而非限制方式来图示本专利技术，在附图中，类似的附图标记指示类似的要素，其中：图1图示双复数与复共轭乘法指令的示例性执行；图2图示用于处理诸如双复数与复共轭乘法指令之类的指令的硬件的实施例；图3图示由处理器执行的用于处理双复数与复共轭乘法指令的方法的实施例；图4A是图示根据本专利技术的实施例的示例性专用向量友好指令格式的框图；图4B是图示根据本专利技术的一个实施例的构成完整操作码字段的具有专用向量友好指令格式的字段的框图；图4C是图示根据本专利技术的一个实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；图5是根据本专利技术的一个实施例的寄存器架构的框图；图6A是图示根据本专利技术的实施本文档来自技高网...

【技术保护点】
1.一种装置，包括：解码器，用于对指令解码，所述指令具有用于第一紧缩数据源操作数、第二紧缩数据源操作数和紧缩数据目的地操作数的字段，以及执行电路，用于执行经解码的指令以：将来自所述第一紧缩数据源操作数和所述第二紧缩数据源操作数中的多个紧缩数据元素位置的数据值复用至至少一个乘法器电路，所述第一紧缩数据源操作数和所述第二紧缩数据源操作数包括多个复数对，每个复数对包括在所述第一紧缩数据源操作数和所述第二紧缩数据源操作数中的共享紧缩数据元素位置处的数据值；计算第二复数的复共轭与第一复数的乘积的实部和虚部；以及将所述实部存储到所述目的地操作数中的第一紧缩数据元素位置，并且将所述虚部存储到所述目的地操作数...

【技术特征摘要】
2017.09.29 US 15/721,3131.一种装置，包括：解码器，用于对指令解码，所述指令具有用于第一紧缩数据源操作数、第二紧缩数据源操作数和紧缩数据目的地操作数的字段，以及执行电路，用于执行经解码的指令以：将来自所述第一紧缩数据源操作数和所述第二紧缩数据源操作数中的多个紧缩数据元素位置的数据值复用至至少一个乘法器电路，所述第一紧缩数据源操作数和所述第二紧缩数据源操作数包括多个复数对，每个复数对包括在所述第一紧缩数据源操作数和所述第二紧缩数据源操作数中的共享紧缩数据元素位置处的数据值；计算第二复数的复共轭与第一复数的乘积的实部和虚部；以及将所述实部存储到所述目的地操作数中的第一紧缩数据元素位置，并且将所述虚部存储到所述目的地操作数中的第二紧缩数据元素位置。2.如权利要求1所述的装置，其特征在于，所述第一紧缩数据源操作数是紧缩数据寄存器，并且所述第二紧缩数据源操作数是存储器位置。3.如权利要求1所述的装置，其特征在于，所述第一紧缩数据源操作数是紧缩数据寄存器，并且所述第二紧缩数据源操作数是紧缩数据寄存器。4.如权利要求1所述的装置，其特征在于，为了计算第二复数的复共轭与第一复数的乘积的实部，所述执行电路进一步用于：将每个复数对的乘积的实部和虚部输出至加法器网络以计算实结果和虚结果。5.如权利要求1所述的装置，其特征在于，所述紧缩数据目的地操作数是紧缩数据寄存器，并且所述第一紧缩数据元素位置是所述紧缩数据寄存器的较低16位，并且所述第二紧缩数据元素位置是所述紧缩数据寄存器的下一16位。6.如权利要求1所述的装置，其特征在于，执行电路用于执行经解码的指令以进一步：舍入所述第二复数的复共轭与所述第一复数的乘积的实部；以及舍入所述第二复数的复共轭与所述第一复数的乘积的虚部。7.如权利要求6所述的装置，其特征在于，用于所述乘积的实部和虚部的舍入类型使用一个或多个控制位来选择。8.如权利要求7所述的装置，其特征在于，所述舍入类型...

【专利技术属性】
技术研发人员：V·马杜里，E·乌尔德阿迈德瓦尔，R·凡伦天，J·考博尔，M·查尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US