一种宽频带数模混合射频模块制造技术

本实用新型专利技术公开了一种宽频带数模混合射频模块，包括处理单元、与处理单元连接的射频模块和时钟模块；所述处理单元采用ZYNQ芯片；所述射频模块包括捷变收发器和射频信号收发天线；所述捷变收发器的信号发送端通过PA功率放大器与发射天线连接，信号接收端通过LNA低噪声放大器与接收天线连接。本实用新型专利技术的集成度高、射频信号收发更加准确。

A Broadband Digital-Analog Mixed RF Module

The utility model discloses a broadband digital-analog hybrid radio frequency module, which comprises a processing unit, a radio frequency module and a clock module connected with the processing unit; the processing unit adopts a ZYNQ chip; the radio frequency module comprises a agile transceiver and a radio frequency signal receiving and receiving antenna; the signal transmitting terminal of the agile transceiver is connected with the transmitting antenna through a PA power amplifier, and the signal receiving terminal is connected with the transmitting antenna. The LNA low noise amplifier is connected with the receiving antenna. The utility model has the advantages of high integration and more accurate radio frequency signal receiving and receiving.

【技术实现步骤摘要】
一种宽频带数模混合射频模块
本技术属于射频收发领域，特别涉及一种宽频带数模混合射频模块。
技术介绍
随着技术发展越来越快，在众多应用领域对射频收发都提出了更高的要求，例如分布式无线直放站，3G/4G微基站和宏基站(BTS)，3G/4G多载波微蜂窝，航空航天国防的大规模回传网络，多模式、多频段应用的电子测试与测量设备，FDD和TDD有源天线系统，微波非视距(NLOS)回程系统，频谱监测，多通道同步通信系统等等。根据上述应用领域的实际需要，设计一种集成度高、收发更加准确的宽频带数模混合射频模块具有重要意义。
技术实现思路
本技术的目的在于克服现有技术的不足，一种集成度高、收发更加准确的宽频带数模混合射频模块。本技术的目的是通过以下技术方案来实现的：一种宽频带数模混合射频模块，包括处理单元、与处理单元连接的射频模块和时钟模块；所述射频模块包括捷变收发器和射频信号收发天线；所述捷变收发器的信号发送端通过PA功率放大器与发射天线连接，信号接收端通过LNA低噪声放大器与接收天线连接；所述处理单元采用ZYNQ芯片，所述ZYNQ芯片PL部分包括GPIO接口和GTX接口；所述捷变收发器通过SPI总线与ZYNQ芯片PS部分连接，通过所述GPIO接口与ZYNQ芯片的PL部分连接，还通过lane差分通道与PL部分的GTX接口连接；捷变收发器和ZYNQ芯片的PL部分分别与时钟模块的时钟信号输出端连接。所述时钟模块采用采用LMK04281芯片，所述LMK04281芯片通过SPI总线与ZYNQ芯片的PS部分连接；LMK04281芯片还与捷变收发器和ZYNQ芯片的PL部分连接。所述捷变收发器为两个，且均为AD9371芯片，每个所述AD9371芯片的一个RX端通过一个LNA低噪声放大器与接收天线连接，一个TR端通过一个PA功率放大器与发射天线连接。所述的Zynq芯片为xilix公司的融合FPGA和ARM的芯片。所述Zynq芯片内部自带DDR3SRAM，用于供PS部分的ARM核心和PL部分的FPGA使用。所述Zynq芯片还通过SPI总线与FLASH芯片连接，该FLASH芯片用于存储PS的程序或者PL部分的逻辑或者同时存储PS和PL的程序及逻辑。所述Zynq芯片还通过SPI总线与TF卡连接，该TF卡用于存储PS的程序或者PL部分的逻辑或者同时存储PS和PL的程序及逻辑。所述的Zynq芯片的PL部分还通过CYUSB3014芯片与USB3.0端口连接，通过USB3320芯片与两个USB2.0接口连接，通过电平转换芯片连接扩展GPIO14P弯排针；所述Zynq芯片的PS部分还通过ADV7511芯片与HDMI接口连接，通过UART并行总线与USB-MINI接口连接，通过PHY以太网芯片连接RJ45接口，通过电平转换芯片连接JTAG10P弯排针；所述Zynq芯片的PS部分还与晶体振荡器连接，用于向ARM提供时钟信号。所述ZYNQ芯片型号为XC7Z035。进一步的，本技术还包括电源模块，所述电源模块为时钟模块、处理单元和射频模块供电。本技术的有益效果是：采用ZYNQ芯片，使得整个模块的集成度更高；在ZYNQ芯片的PS和PL部分配置了大量外设，方便用户使用；在捷变收发器与收发天线之间增加PA功放和低噪声放大器，提高了射频信号收发的准确度。附图说明图1为本技术的结构框图。具体实施方式下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。Zynq芯片内部分成2个部分，PS(ProcessingSystem)和PL(ProgrammableLogic)，其中PS部分和传统的处理器内部结构一致，包括CPU核、浮点运算、存储控制器、各种通信接口外设以及GPIO外设等；而PL部分就是传统意义的FPGA，它们之间通过内部高速总线(AXI)互联。这种架构既提高了系统性能，又简化了系统的搭建，同时提供了足够的灵活性。Zynq的PL部分可以很方便的定制相关外设IP，也可以进行相关的算法设计，和使用普通FPGA完全一样。如果不使用PL，Zynq的PS部分和普通的ARM开发一样。Zynq最大的特点是可以利用PL部分灵活的定制外设，挂载在PS上，而普通的ARM，外设是固定的。应用开发人员利用可编程逻辑强大的并行处理能力，不仅可以解决多种不同信号处理应用中的大量数据处理问题，而且还能通过实施更多外设来扩展处理系统的特性，系统和可编程逻辑之间的高带宽AMBA-AXI互联能以极低的功耗支持千兆位级数据传输，能够解决控制、数据、I/O和存储器之间的常见性能瓶颈问题。如图1所示，一种宽频带数模混合射频模块，包括处理单元、与处理单元连接的射频模块和时钟模块；所述射频模块包括捷变收发器和射频信号收发天线；所述捷变收发器的信号发送端通过PA功率放大器与发射天线连接，信号接收端通过LNA低噪声放大器与接收天线连接；所述处理单元采用ZYNQ芯片，所述ZYNQ芯片PL部分包括GPIO接口和GTX接口；所述捷变收发器通过SPI总线与ZYNQ芯片PS部分连接，通过所述GPIO接口与ZYNQ芯片的PL部分连接，还通过lane差分通道与PL部分的GTX接口连接；捷变收发器和ZYNQ芯片的PL部分分别与时钟模块的时钟信号输出端连接。所述时钟模块采用采用LMK04281芯片，所述LMK04281芯片通过SPI总线与ZYNQ芯片PS部分连接；LMK04281芯片还与捷变收发器和ZYNQ芯片的PL部分连接。所述捷变收发器为两个，且均为AD9371芯片，每个所述AD9371芯片的一个RX端通过一个LNA低噪声放大器与接收天线连接，一个TR端通过一个PA功率放大器与发射天线连接。在本实施例中，AD9371芯片和LMK04281芯片的GPIO接口，SPI接口以及时钟接口均为公开的技术资料，可满足附图中的连接；每个AD9371芯片均包括4个TR和4个TX通道，本实施例中每个AD9371芯片均只使用一个TR和一个TX通道。所述的Zynq芯片为xilix公司的融合FPGA和ARM的芯片。所述Zynq芯片内部自带DDR3SRAM，用于供PS部分的ARM核心和PL部分的FPGA使用。所述Zynq芯片还通过SPI总线与FLASH芯片连接，该FLASH芯片用于存储PS的程序或者PL部分的逻辑或者同时存储PS和PL的程序及逻辑。所述Zynq芯片还通过SPI总线与TF卡连接，该TF卡用于存储PS的程序或者PL部分的逻辑或者同时存储PS和PL的程序及逻辑。所述的Zynq芯片的PL部分还通过CYUSB3014芯片与USB3.0端口连接，通过USB3320芯片与两个USB2.0接口连接，通过电平转换芯片连接扩展GPIO14P弯排针；所述Zynq芯片的PS部分还通过ADV7511芯片与HDMI接口连接，通过UART并行总线与USB-MINI接口连接，通过PHY以太网芯片连接RJ45接口，通过电平转换芯片连接JTAG10P弯排针；所述Zynq芯片的PS部分还与晶体振荡器连接，用于向ARM提供时钟信号。所述ZYNQ芯片型号为XC7Z035。进一步的，本技术还包括电源模块，所述电源模块为时钟模块、处理单元和射频模块供电。本技术工作原理如下：PS部分ARM处理器通过SPI接口本文档来自技高网...

【技术保护点】
1.一种宽频带数模混合射频模块，其特征在于：包括处理单元、与处理单元连接的射频模块和时钟模块；所述射频模块包括捷变收发器和射频信号收发天线；所述捷变收发器的信号发送端通过PA功率放大器与发射天线连接，信号接收端通过LNA低噪声放大器与接收天线连接；所述处理单元采用ZYNQ芯片，所述ZYNQ芯片PL部分包括GPIO接口和GTX接口；所述捷变收发器通过SPI总线与ZYNQ芯片PS部分连接，通过所述GPIO接口与ZYNQ芯片的PL部分连接，还通过lane差分通道与PL部分的GTX接口连接；捷变收发器和ZYNQ芯片的PL部分分别与时钟模块的时钟信号输出端连接。

【技术特征摘要】
1.一种宽频带数模混合射频模块，其特征在于：包括处理单元、与处理单元连接的射频模块和时钟模块；所述射频模块包括捷变收发器和射频信号收发天线；所述捷变收发器的信号发送端通过PA功率放大器与发射天线连接，信号接收端通过LNA低噪声放大器与接收天线连接；所述处理单元采用ZYNQ芯片，所述ZYNQ芯片PL部分包括GPIO接口和GTX接口；所述捷变收发器通过SPI总线与ZYNQ芯片PS部分连接，通过所述GPIO接口与ZYNQ芯片的PL部分连接，还通过lane差分通道与PL部分的GTX接口连接；捷变收发器和ZYNQ芯片的PL部分分别与时钟模块的时钟信号输出端连接。2.根据权利要求1所述的一种宽频带数模混合射频模块，其特征在于：所述时钟模块采用采用LMK04281芯片，所述LMK04281芯片通过SPI总线与ZYNQ芯片PS部分连接；LMK04281芯片还与捷变收发器和ZYNQ芯片的PL部分连接。3.根据权利要求1所述的一种宽频带数模混合射频模块，其特征在于：所述捷变收发器为两个，且均为AD9371芯片，每个所述AD9371芯片的一个RX端通过一个LNA低噪声放大器与接收天线连接，一个TR端通过一个PA功率放大器与发射天线连接。4.根据权利要求1所述的一种宽频带数模混合射频模块，其特征在于：所述的Zynq芯片为xilix公司的融合FPGA和ARM的芯片。5.根据权利要求1所述的一种宽频带数模混合射频模块，其特征在于：所述...

【专利技术属性】
技术研发人员：王晓曦，钟利强，易显富，
申请(专利权)人：成都定为电子技术有限公司，
类型：新型
国别省市：四川,51