显示驱动装置、其控制方法及显示装置制造方法及图纸

本发明专利技术公开了一种显示驱动装置、其控制方法及显示装置，通过读写同步信号控制主处理芯片和各从处理芯片控制存储器的存储和读取操作，可以避免各处理芯片之间共享存储器的帧地址，这样在某一个处理芯片对应的存储器的帧地址突变时，并不会影响其余处理芯片对应的存储器的帧地址，从而可以保证各个处理芯片输出的显示数据均属于同一帧画面，进而可以消除多个处理芯片不同步导致的画面显示异常的问题。

Display Driving Device, Its Control Method and Display Device

The invention discloses a display driver device, its control method and display device. By controlling the storage and reading operation of the main processing chip and the slave processing chip by reading and writing synchronous signals, the frame address of the shared memory among the processing chips can be avoided, so that when the frame address of the memory corresponding to a processing chip mutates, the other processing will not be affected. The frame address of the memory corresponding to the chip can ensure that the display data output by each processing chip belongs to the same frame picture, thus eliminating the problem of screen display abnormality caused by the asynchronization of multiple processing chips.

【技术实现步骤摘要】
显示驱动装置、其控制方法及显示装置
本专利技术涉及显示
，特别涉及一种显示驱动装置、其控制方法及显示装置。
技术介绍
目前，通过处理芯片对待显示帧画面的显示数据进行处理后，再输出至显示面板中，对显示面板进行驱动以显示画面。随着高分辨率显示面板的出现，对存储带宽及传输接口的要求越来越高。然而，在实际设计中，一个处理芯片的存储带宽及传输接口的数量是有限的，这就导致仅设置一个处理芯片无法满足高分辨率显示面板的要求，因此需要设置两个或更多的处理芯片。这种设计能够适应高分辨率显示面板的设计，然而，这样设计并不能保证多个处理芯片各自输出的显示数据均属于同一帧画面，从而导致画面的显示异常。
技术实现思路
本专利技术实施例提供一种显示驱动装置、其控制方法及显示装置，用于通过多个处理芯片对显示数据进行处理，并使各处理芯片同步存储和读取显示数据，以使各处理芯片输出的显示数据均属于同一帧画面。因此，本专利技术实施例提供了一种显示驱动装置的控制方法，所述显示驱动装置包括：至少两个处理芯片，与各所述处理芯片一一对应电连接的存储器；各所述存储器存储有按次序设置的多个帧地址；每一待显示帧画面包括至少两个图像区域本文档来自技高网...

【技术保护点】
1.一种显示驱动装置的控制方法，其特征在于，所述显示驱动装置包括：至少两个处理芯片，与各所述处理芯片一一对应电连接的存储器；各所述存储器存储有按次序设置的多个帧地址；每一待显示帧画面包括至少两个图像区域，同一所述待显示帧画面中，每一所述图像区域对应一个处理芯片；所述至少两个处理芯片中的一个处理芯片为主处理芯片，其余处理芯片为从处理芯片；所述控制方法包括：所述主处理芯片接收当前待显示帧画面中对应图像区域的显示数据；每一所述从处理芯片接收所述当前待显示帧画面中对应图像区域的显示数据；所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号；所述主处理芯片响应于...

【技术特征摘要】
1.一种显示驱动装置的控制方法，其特征在于，所述显示驱动装置包括：至少两个处理芯片，与各所述处理芯片一一对应电连接的存储器；各所述存储器存储有按次序设置的多个帧地址；每一待显示帧画面包括至少两个图像区域，同一所述待显示帧画面中，每一所述图像区域对应一个处理芯片；所述至少两个处理芯片中的一个处理芯片为主处理芯片，其余处理芯片为从处理芯片；所述控制方法包括：所述主处理芯片接收当前待显示帧画面中对应图像区域的显示数据；每一所述从处理芯片接收所述当前待显示帧画面中对应图像区域的显示数据；所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号；所述主处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据进行读取与处理后传输至显示面板；每一所述从处理芯片响应于所述读写同步信号，将接收到的所述当前待显示帧画面的显示数据同步缓存至对应电连接的存储器的帧地址中，并对连接的所述存储器中缓存的所述上一个待显示帧画面的显示数据进行同步读取与处理后传输至所述显示面板。2.如权利要求1所述的控制方法，其特征在于，所述主处理芯片在接收所述当前待显示帧画面中对应图像区域的显示数据时还接收帧起始信号；所述从处理芯片在接收所述当前待显示帧画面中对应图像区域的显示数据时还接收所述帧起始信号；在所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号之前，还包括：所述主处理芯片根据所述帧起始信号生成帧起始同步信号，所述从处理芯片接收所述帧起始同步信号；所述主处理芯片响应于所述帧起始同步信号和所述帧起始信号生成对应所述主处理芯片接收的显示数据的驱动时序；每一所述从处理芯片响应于所述帧起始同步信号和所述帧起始信号同步生成对应所述从处理芯片接收的显示数据的驱动时序；在所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号之后，具体包括：所述主处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据和对应的驱动时序缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据和对应的驱动时序进行读取与处理后传输至所述显示面板；每一所述从处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据和对应的驱动时序同步缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据和对应的驱动时序进行同步读取与处理后传输至所述显示面板。3.如权利要求2所述的控制方法，其特征在于，每一所述待显示帧画面中的图像区域沿所述显示面板的像素单元的列方向延伸，且沿所述显示面板的像素单元的行方向排列。4.如权利要求3所述的控制方法，其特征在于，所述帧起始信号为场同步信号。5.如权利要求1所述的控制方法，其特征在于，所述存储器中缓存所述上一个待显示帧画面的显示数据的帧地址的次序在缓存所述当前待显示帧画面的显示数据的帧地址的次序之前。6.如权利要求1所述的控制方法，其特征在于，所述主处理芯片电连接的存储器缓存所述当前待显示帧画面的显示数据的帧地址与各所述从处理芯片电连接的存储器...

【专利技术属性】
技术研发人员：马希通，耿立华，李彦孚，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11