数据编码方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提出一种数据编码方法、存储器控制电路单元与存储器存储装置。所述方法包括：将第一数据写入至多个实体程序化单元组中的第一实体程序化单元组的第一实体程序化单元；将第二数据写入至多个实体程序化单元组中的第二实体程序化单元组的第二实体程序化单元；编码第一数据以及第二数据产生编码数据；以及将编码数据写入至多个实体程序化单元组中的第三实体程序化单元组中。

【技术实现步骤摘要】
数据编码方法、存储器控制电路单元与存储器存储装置
本专利技术涉及一种数据编码方法、存储器控制电路单元与存储器存储装置。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，在将数据写入至可复写式非易失性存储器模块后，通常会对已写入的数据进行编码以产生编码数据。此编码数据可以用于之后在存取时对于数据的错误检测与更正。然而在可复写式非易失性存储器模块中，在对于不同的实体程序化单元写入数据时可能会因可复写式非易失性存储器模块物理上的特性造成各个实体程序化单元产生错误的机率不相同。而在产生编码数据的过程中，若一边码数据皆是使用错误率较高的实体程序化单元中的数据进行编码所产生时，此编码数据用于错误检测与更正的能力也相对地较低。
技术实现思路
因此，本专利技术提出一种数据编码方法、存储器控制电路单元与存储器存储装置可以使用位于不同字元线和/或不同子区块中的上实体程序化单元、中实体程本文档来自技高网...

【技术保护点】
1.一种数据编码方法，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有第一有效比特以及第二有效比特，所述多个存储单元形成多个实体程序化单元组，所述多个实体程序化单元组之中的每一个实体程序化单元组具有多个实体程序化单元，所述数据编码方法包括：将第一数据写入至所述多个实体程序化单元组中的第一实体程序化单元组的第一实体程序化单元，其中所述多个存储单元中的多个第一存储单元形成所述第一实体程序化单元组，所述多个第一存储单元中的所述第一有效比特形成所述第一实体程序化单元并用以存储所述第一数据；将第二数据写入至所述多个实体程序化单元组中的...

【技术特征摘要】
1.一种数据编码方法，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有第一有效比特以及第二有效比特，所述多个存储单元形成多个实体程序化单元组，所述多个实体程序化单元组之中的每一个实体程序化单元组具有多个实体程序化单元，所述数据编码方法包括：将第一数据写入至所述多个实体程序化单元组中的第一实体程序化单元组的第一实体程序化单元，其中所述多个存储单元中的多个第一存储单元形成所述第一实体程序化单元组，所述多个第一存储单元中的所述第一有效比特形成所述第一实体程序化单元并用以存储所述第一数据；将第二数据写入至所述多个实体程序化单元组中的第二实体程序化单元组的第二实体程序化单元，其中所述多个存储单元中的多个第二存储单元形成所述第二实体程序化单元组，所述多个第二存储单元中的所述第二有效比特形成所述第二实体程序化单元并用以存储所述第二数据；以及编码所述第一数据以及所述第二数据产生编码数据。2.根据权利要求1所述的数据编码方法，还包括：将所述编码数据写入至所述多个实体程序化单元组中的第三实体程序化单元组中。3.根据权利要求1所述的数据编码方法，所述多个存储单元中的每一个存储单元还具有第三有效比特，所述方法还包括：将第三数据写入至所述多个实体程序化单元组中的第四实体程序化单元组的第三实体程序化单元，其中所述多个存储单元中的多个第三存储单元形成所述第四实体程序化单元组，所述多个第三存储单元中的所述第三有效比特形成所述第三实体程序化单元并用以存储所述第三数据；其中编码所述第一数据以及所述第二数据产生所述编码数据的步骤包括：编码所述第一数据、所述第二数据以及所述第三数据产生所述编码数据。4.根据权利要求3所述的数据编码方法，其中所述可复写式非易失性存储器模块包括多个字元线，所述多个存储单元被配置于所述多个字元线与多个比特线的交错处，其中所述多个第一存储单元位于所述多个字元线中的第一字元线上，所述多个第二存储单元位于所述多个字元线中的第二字元线上，所述多个第三存储单元位于所述多个字元线中的第三字元线上。5.根据权利要求4所述的数据编码方法，其中所述多个第一存储单元位于所述第一字元线与所述多个比特线中的第一比特线组的交错处，所述多个第二存储单元位于所述第二字元线与所述多个比特线中的第二比特线组的交错处，所述多个第三存储单元位于所述第三字元线与所述多个比特线中的第三比特线组的交错处，所述第一比特线组、所述第二比特线组以及所述第三比特线组互不相同。6.根据权利要求3所述的数据编码方法，其中所述编码数据用以更正在写入所述第一数据、所述第二数据以及所述第三数据时分别在所述第一实体程序化单元、所述第二实体程序化单元以及所述第三实体程序化单元所引起的错误。7.根据权利要求3所述的数据编码方法，其中所述第一实体程序化单元为上实体程序化单元，所述第二实体程序化单元为下实体程序化单元，所述第三实体程序化单元为中实体程序化单元。8.根据权利要求1所述的数据编码方法，其中编码所述第一数据以及所述第二数据产生所述编码数据的步骤包括：使用里德-所罗门码(Reed-solomoncodes,RScodes)算法或互斥或(XOR)算法来编码所述第一数据以及所述第二数据以产生所述编码数据。9.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个存储单元，所述多个存储单元中的每一个存储单元具有一第一有效比特以及第二有效比特，所述多个存储单元形成多个实体程序化单元组，所述多个实体程序化单元组之中的每一个实体程序化单元组具有多个实体程序化单元，所述存储器控制电路单元包括：主机接口，用以电性连接至主机系统；存储器接口，用以电性连接至所述可复写式非易失性存储器模块；存储器管理电路，电性连接至所述主机接口以及所述存储器接口；其中所述存储器管理电路用以将第一数据写入至所述多个实体程序化单元组中的第一实体程序化单元组的第一实体程序化单元，其中所述多个存储单元中的多个第一存储单元形成所述第一实体程序化单元组，所述多个第一存储单元中的所述第一有效比特形成所述第一实体程序化单元并用以存储所述第一数据，其中所述存储器管理电路更用以将第二数据写入至所述多个实体程序化单元组中的第二实体程序化单元组的第二实体程序化单元，其中所述多个存储单元中的多个第二存储单元形成所述第二实体程序化单元组，所述多个第二存储单元中的所述第二有效比特形成所述第二实体程序化单元并用以存储所述第二数据，其中所述存储器管理电路更用以编码所述第一数据以及所述第二数据产生编码数据。10.根据权利要求9所述的存储器控制电路单元，其中所述存储器管理电路将所述编码数据写入至所述多个实体程序化单元组中的第三实体程序化单元组中。11.根据权利要求9所述的存储器控制电路单元，所述多个存储单元中的每一个存储单元还具有第三有效比特，其中所述存储器管理电路将第三数据写入至所述多个实体程序化单元组中的第四实体程序化单元组的第三实体程序化单元，其中所述多个存储单元中的多个第三存储单元形成所述第四实体程序化单元组，所述多个第三存储单元中的所述第三有效比特形成所述第三实体程序化单元并用以存储所述第三数据；其中编码所述第一数据以及所述第二数据产生所述编码数据的运作中，所述存储器管理电路编码所述第一数据、所述第二数据以及所述第三数据产生所述编码数据。12.根据权利要求11所述的存储器控制电路单元，其中所述可复写式非易失性存储器模块包括多个字元线，所述多个存储单元被配置于所述多个字元线与多个比特线的交错处，其中所述多个第一存储单元位于所述多个字元线中的第一字元线上，所述多个第二存储单元位于所述多个字元线中的第二字元线上，所述多个第三存储单元位于所述多个字元线中的第三字元线上。13.根据权利要求12所述的存储器控制电路单元，其中所述多个第一存储单元位于所述第一字元线与所述多个比特线中的第一比特线组的交错处，所述多个第二存储单元位于所述第二字元线与所述多个比特线中的第二比特线组的交错处，所述多个第三存储单元位于所述第三字元线与所述多个比特线中的第三比特线组的交错处，所述第一比特线组、所述第二比特线组以及所述第三比特线组互不相同。14.根据权利要求11所述的存储器控制电路单元，其中所述编码数据用以更正在写入所述第一数据、所述第二数据以及所述第三数据时分别在所述第一实体程序化单元、所述第二实...

【专利技术属性】
技术研发人员：许祐诚，林纬，杨宇翔，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71