多功能运算装置及快速傅里叶变换运算装置制造方法及图纸

根据本发明专利技术的一种多功能运算装置，包括：乘积累加单元，具备多个乘积累加电路；地址生成单元，生成阅读地址组，并将所生成的所述阅读地址组传达至储存器，而所述阅读地址组具备多个阅读地址；以及多个库，储存多个阅读数据组，并且，在多个阅读数据组中，将与所述阅读地址组对应的阅读数据组传达至与所述阅读地址组对应的所述乘积累加单元，而所述阅读数据组包括具备多个阅读数据的所述储存器。

Multifunctional Operating Device and Fast Fourier Transform Operating Device

According to the present invention, a multi-functional computing device includes: a multiply-accumulate-add unit with multiple multiply-accumulate-add circuits; an address generating unit that generates a reading address group and transmits the generated reading address group to a memory, which has multiple reading addresses; and a plurality of libraries that store multiple reading data groups, and a plurality of reading data groups. The reading data group corresponding to the reading address group is communicated to the multiplication accumulation and addition unit corresponding to the reading address group, and the reading data group includes the memory having multiple reading data.

【技术实现步骤摘要】
【国外来华专利技术】多功能运算装置及快速傅里叶变换运算装置
在下面，将说明的技术涉及多功能运算装置及FTT(快速傅里叶变换)运算装置。
技术介绍
MAC(multiply-accumulate)电路具备连接于乘法器与乘法器输出的累积器。MAC电路用于有限脉冲响应滤波器(FIRfilter),无线脉冲响应滤波器(IIRfilter),快速傅里叶变换(FFT)及反傅立叶变换(IFFT)等各种用途。在初期，MAC电路多被应用于数据信号处理器(digitalsignalprocessor)，但是，现在，还频繁地被应用于通用处理器GPP(generalpurposeprocessor)。作为并列使用多个MAC的多重MAC的现有技术，有公开于韩国注册专利第10-0835173号(专利技术名称：用于乘法累积运算的数据信号处理装置及方法)的技术。根据现有技术，控制单元可从程序储存器呼叫指令程序将其传达至数据地址生成单元。这对控制部给予很多负荷，并降低整个系统效率。
技术实现思路
技术课题因此，本专利技术为解决现有问题而提出，提供一种控制单元不用在每周期从程序储存器呼叫指令程序的多功能运算装置及FTT运算装置。此外，本专利技术可提供可同时使用多个MAC电路，同时，提供可使所用的储存器容量最小化的多功能运算装置及FTT运算装置。解决手段一种多功能运算装置，可包括：乘积累加单元，具备多个乘积累加电路；地址生成单元，生成阅读地址组，并将所生成的所述阅读地址组传达至储存器，而所述阅读地址组具备多个阅读地址；及多个库，储存多个阅读数据库组，并且，在多个阅读数据库组中，将与所述阅读地址组对应的阅读数据组传达至与所述阅读地址组对应的所述乘积累加单元，而所述阅读数据组包括具备多个阅读数据的所述储存器。一种FFT运算装置，可包括：乘法单元，具备多个乘法电路；地址生成单元，生成阅读地址组，将所生成的所述阅读地址组传达至储存器；及具备储存多个阅读数据组的多个库，并且，在所述多个阅读数据组中，将与所述阅读地址组对应的阅读数据传达至所述乘法单元，而所述阅读数据组包括具备多个阅读数据的所述储存器。技术效果根据本专利技术的多功能运算装置及FFT运算装置具有以下好处：地址生成单元仅通过具备查询表(lookuptable)或者状态机(statemachine)生成地址可减少控制单元的负荷，其中，不需要用控制单元。此外，多功能运算装置及FFT运算装置通过按预定顺序储存数据，具有可避免冲突的发生，可减少所需储存器容量的好处。附图说明图1是示出根据一个实施例的多功能运算装置的图。图2至图10是示出在图1所示的多功能运算装置具备8个MAC，执行6-点FFT(16-pointfastFouriertransform)运算时动作的示意图。图11至是图14是示出多功能运算装置具备8个MAC电路，并执行FIR运算时动作的示意图。图15是示出根据一个实施例的FFT运算装置的图。图16至24是示出在图15中所示的FFT运算装置具备8个乘法电路，并执行16-点FFT(16-pointfastFouriertransform)运算时动作的图。具体实施方式以下，参照附图详细地说明实施例。以下说明的实施例可施加多种变更。以下实施例不限定实施形态，应该理解为，包括对这些的所有变更、均等物至代替物。第1或第2等，A,B等术语在说明多种构成要素时可被使用，但这些术语应该以区分一种构成要素与另一种要素为目的被揭示。比如，第1构成要件可被命名为第2构成要件，类似地，第2构成要件可被命名为第1构成要件。及/或指多个相关项目的组合或者与多个与记载的相关的项目中的一个项目。单数表达在语境上如没有明确的不同用处，还包含复数语义。在本说明中，“包含”，或“具有”等词语用于指明在记载于说明书上的特征﹑数字﹑步骤﹑动作﹑构成因素或其组合的概念，不应被理解为用于提前排除一个或一个以上的其他特征或数字﹑步骤﹑动作﹑构成因素或其组合的概念或附加可能性。图1是示出根据一个实施例的多功能运算装置的图。参照图1，多功能运算装置包括MAC单元110、地址生成部120、储存器130、阅读映射器140、编写映射器150及控制部160。MAC单元110包括多个MAC电路111及运算单元116。多个MAC电路111分别包括乘法器112及累积器115。累积器115累积乘法器112的输出，为此，累积器115包括加法器113及寄存器114。在MAC电路111可省略累积器115或者寄存器114。严格地，在MAC电路111中，省略寄存器114的电路相当于乘法-加法电路，但在本专利技术中，这种乘法-加法电路包括在MAC电路111范畴内。此外，严格而言，在MAC电路111中，省略累积器115的电路属于乘法电路，但在本专利技术中，这种乘法电路包括在MAC电路111的范畴内。即，本专利技术中的MAC电路111为除了原来的乘法-累加电路外，还包括乘法-加法电路及乘法电路的广义的MAC电路。算术部116针对从多个MAC电路111被输出的多个输出执行和、差、累积及移数中的至少一个运算。算数单元116输出由至少一个运算结果获得的一个以上的MAC输出(Mout1～MoutC,其中，C为整数)。算术部116可进一步输出通知最终运算结果的标志(FL)。在算数单元116执行的运算可根据运算装置将要执行的运算(例如:FFT,FIR等)被变更。因此，算数部116可根据从控制单元160被传达的算术控制信号(ACS)变更所执行的运算。地址生成部120通过生成阅读地址组(RAG)，将其传达至储存器(130)。阅读地址组(RAG)具备多个阅读地址。地址生成部120通过生成编写地址组(WAG)，将其传达至储存器130。编写地址组(WAG)具备多个编写地址。地址生成部通过生成阅读映射值(RMV)及编写映射值(WMV)，将其分别传达至阅读映射器(140)及编写映射器(150)。比如，地址生成单元120具备计数器122及查询表124。计数器122根据时钟信号(CK)输出变化值。例如，计数器122可输出根据时钟信号(CK)增加的整数值。查询表124在多个阅读地址族中，根据在计数器122被输出的指，输出被选定的编写地址组(RAG)。为此，多个查询表124看储存多个编写地址组。此外，查询表124从多个编写地址组中，根据从计数器122输出的值，可输出被选定的地址组(WAG)。为此，查询表124可储存多个编写地址组。通过延迟阅读地址组(RAG)可获取编写地址组(WAG)，从而，可取代从查询表124输出编写地址组(WAG)。在多个阅读映射值中，查询表124可根据从计数器122输出的值输出所选定的阅读映射值(RMV)。为此，多个查询表124可储存多个阅读映射值。查询表124在多个编写映射值中，可根据从计数器122输出的值，输出所选定的映射值(WMV)。为此，查询表124可储存多个编写映射值。与图不同，地址生成单元120可包括状态机(未图示)。状态机可根据时钟信号，生成阅读地址组(RAG),编写地址组(WAG)，阅读映射值(RMV)及编写映射值(WMV)。当地址生成单元120具备状态机时，可不具备查询表124或者计数器122。储存器130可具备多个库132。因此，储存器130可同时阅读或编写许多数据。例如，当储存器130具备四个库本文档来自技高网...

【技术保护点】
1.一种多功能运算装置，包括：乘积累加单元，具备多个乘积累加电路；地址生成单元，生成阅读地址组，并将所生成的所述阅读地址组传达至储存器，而所述阅读地址组具备多个阅读地址；及多个库，储存多个阅读数据库组，并且，在多个阅读数据库组中，将与所述阅读地址组对应的阅读数据组传达至与所述阅读地址组对应的所述乘积累加单元，而所述阅读数据组包括具备多个阅读数据的所述储存器。

【技术特征摘要】
【国外来华专利技术】2016.07.13 KR 10-2016-0088659;2016.11.23 KR 10-2011.一种多功能运算装置，包括：乘积累加单元，具备多个乘积累加电路；地址生成单元，生成阅读地址组，并将所生成的所述阅读地址组传达至储存器，而所述阅读地址组具备多个阅读地址；及多个库，储存多个阅读数据库组，并且，在多个阅读数据库组中，将与所述阅读地址组对应的阅读数据组传达至与所述阅读地址组对应的所述乘积累加单元，而所述阅读数据组包括具备多个阅读数据的所述储存器。2.根据权利要求1所述的多功能运算装置，其中，所述地址生成单元，包括以下要素中的至少一个：查找表，储存多个阅读地址组；以及状态机，根据时钟信号生成所述阅读地址组。3.根据权利要求1所述的多功能运算装置，其中，所述地址生成单元，包括：计数器，根据时钟输出变化值；以及查找表，在所述多个阅读地址组中，输出根据所述值被选定的所述阅读地址组。4.根据权利要求3所述的多功能运算装置，还包括：控制器，在所述储存器储存初期阅读数据组，并且，在所述地址生成单元储存所述多个阅读地址组之后，驱动所述地址生成单元。5.根据权利要求4所述的多功能运算装置，其中，所述控制单元与所述多个MAC电路同时动作，同时，将所述初期阅读数据组储存在所述储存器，以使所述多个阅读数据从所述多个库中的一些相互不同的库被输出。6.根据权利要求1所述的多功能运算装置，其中，所述多个MAC电路分别包括乘法器及累积器。7.根据权利要求1所述的多功能运算装置，其中，所述多个MAC电路分别包括乘法器或者乘法器及加算器。8.根据权利要求1所述的多功能运算装置，还包括:根据从所述地址生成单元被输出的阅读映射值，将所述多个阅读数据映射为多个MAC输入，并将所述多个MAC输入传达至所述多个MAC电路的阅读映射器。9.根据权利要求1所述的多功能运算装置，其中，所述MAC单元针对从所述多个MAC电路被输出的多个输出，执行和、差、累积及移位中的至少一个运算，并输出由所述至少一个运算结果取得的一个以上的MAC输出的算术单元。10.根据权利要求9所述的多功能运算装置，其中，还包括：根据从所述地址生成单元所输出的编写映射值，将所述一个以上的MAC输出映射到一个以上的编写数据，并且，将所述一个以上的编写数据传达至所述储存器的编写映射器。11.根据权利要求9所述的多功能运算装置，其中，当所述多功能运算装置以FFT模式动作时，所述多个数据组作为所述多个阅读数据，包括一个以上的电路因子及多个蝴蝶输入，编写数据组作为多个编写数据包括多个蝴蝶输出，并且，由所述MAC单元执行蝴蝶运算。12.根据权利要求11所述的多功能运算装置，其中，所述地址生成单元通过控制所述储存器，使所述多个蝴蝶输出分别储存于所述储存器内的所述多个蝴蝶输入所在的位置。13.根据权利要求11所述的多功能运算装置，其中，所述储存器根据一定顺序储存初期阅读数据组，以防止在FFT运算过程中，所述多个库之间不发生冲突。14.根据权利要求13所述的多功能运算装置，其中，所述规定顺序没有顺序，但作为行单位有顺序。15.根据权利要求11所述的多功能运算装置，包括：计数器，根据时钟输出变化值；查找表，输出与所述值对应的一个以上的旋转因子地址；蝴蝶查找表，输出与所述值对应的多个蝴蝶输入地址；寄存器，输出延迟所述多个蝴蝶输入地址的多个蝴蝶输出地址；将所述多个以上的旋转因子地址及所述多个蝴蝶输入地址作为所述多个阅读地址传达至所述储存器，并将所述多个输入地址作为所述多个阅读地址传达至所述储存器，将所述多个蝴蝶输出地址作为多个编写地址传达至所述储存器。16.根据权利要求11所述的多功能运算装置，其中，所述MAC单元作为所述多个MAC电路包括第一至第四MAC电路，所述第一MAC电路使第一MAC输入及第2MAC输入相乘，所述第二MAC电路使第三MAC输入及第四MAC输入相乘，所述第三MAC电路使第五MAC输入及第六MAC输入相乘，所述第四MAC电路使第七MAC输入及第八MAC输入相乘，所述算术单元作为所述一个以上的MAC输出，输出第一至第四MAC输出，所述第一MAC输出属于在第九输入加上所述第一MAC电路的输出，并减去所述第二MAC电路的输出的值，所述第二MAC输出属于在第九输入减去所述第一MAC电路的输出，并减去所述第二MAC电路的输出的值，所述第三MAC输出属于在第十输入加上所述第三MAC电路的输出，并加上所述第四MAC电路的输出的值，所述第四MAC输出属于在第十输入减去所述第三MAC电路的所述输出，并减去所述第四MAC电路的所述输出的值。17.根据权利要求16所述的多功能运算装置，其中，在所述多个蝴蝶输入中，第一蝴蝶输入的实数值传达至所述第九MAC输入，所述第一蝴蝶输入的虚数值传达至所述第十MAC输入，所述多个蝴蝶输入中，所述第二蝴蝶输入的实数值传达至所述第一及第五MAC的输入，所述一个旋转因子的虚数值传达至所述第四及第六MAC输入。18.根据权利要求17所述的多功能运算装置，其中，所述第一MAC输出属于所述多个蝴蝶输出中的第一蝴蝶输出的实数值，所述第二MAC输出属于所述多个蝴蝶输出中的第二蝴蝶输出的实数值，所述第三MAC输出属于所述第一蝴蝶输出的虚数值，所述第四MAC输出属于所述第二蝴蝶输出的虚数值...

【专利技术属性】
技术研发人员：金泰亨，
申请(专利权)人：金泰亨，
类型：发明
国别省市：韩国,KR