本发明专利技术涉及一种现场可编程门阵列防火墙装置，属于计算机网络安技术领域。本发明专利技术现场可编程门阵列防火墙装置包括CPU中央处理器、内存、外存、PCIE总线接口、FPGA现场可编程门阵列、外部网络接口和内部网络接口。本发明专利技术通过CPU对FPGA器件进行初始化、配置和管理，对网络规则表维护升级，并将嵌入式数据包过滤软件及规则表装载到FPGA中。本发明专利技术提出的FPGA防火墙装置中的通用CPU和操作系统不参与网络数据包的解析和过滤，只进行FPGA的配置与管理，因此其安全性与通用CPU和操作系统无关，可免受硬件恶意后门和软件安全漏洞的威胁。
A Firewall Device Based on Field Programmable Gate Array
The invention relates to a field programmable gate array firewall device, which belongs to the field of computer network security technology. The field programmable gate array firewall device of the invention includes CPU central processing unit, memory, external memory, PCIE bus interface, field programmable gate array of FPGA, external network interface and internal network interface. The invention initializes, configures and manages the devices of the FPGA through the CPU, upgrades the maintenance of the network rule table, and loads the embedded packet filtering software and the rule table into the FPGA. The general CPU and operating system of the proposed FPGA firewall device do not participate in the analysis and filtering of network data packets, but only configure and manage the FPGA. Therefore, the security of the device is independent of the general CPU and the operating system, and can be free from the threat of malicious hardware backdoor and software security vulnerabilities.
【技术实现步骤摘要】
一种基于现场可编程门阵列的防火墙装置
本专利技术涉及一种基于现场可编程门阵列的防火墙装置，即一种采用FPGA(FieldProgrammableGateArray)现场可编程门阵列器件的防火墙装置，属于计算机网络安
技术介绍
防火墙是位于外部网络和内部网络之间的信息安全防护设备，它按照预先定义好的安全策略和规则，监视和控制外部用户对内部资源的访问，对进出内、外网络的通讯数据进行解析和过滤，从而可最大限度地阻挡互联网上的各种非法访问和网络攻击。网络中的数据是由一个个数据包组成，防火墙对每个数据包的解析和过滤要耗费系统资源。已有的防火墙的结构如图1所示，是在x86通用CPU中央处理器硬件平台和通用操作系统环境下，利用专门的分组信息过滤软件来实现的。随着网络流量和网络应用种类的不断增长，对网络数据流的实时分析和过滤所面临的压力越来越大，受通用CPU串行处理能力和PCI总线速度的制约，现有防火墙很难应对目前的网络数据内容过滤和实时处理的要求，难以适应当前快速增长的网络速度。此外，基于x86通用处理器硬件平台和通用操作系统的防火墙，其安全性主要依赖于通用CPU和操作系统，因此存在较大的硬件恶意后门和软件安全漏洞的安全风险。
技术实现思路
本专利技术的目的是提出一种基于现场可编程门阵列的防火墙装置，用于进行数据包过滤，其中的现场可编程门阵列(以下简称FPGA)器件作为独立的子系统，以并行处理方式对数据包进行解析和过滤，以大幅度降低防火墙的安全过滤延迟，提高防火墙的处理能力本专利技术提出的基于现场可编程门阵列的防火墙装置，包括：中央处理器，用于对现场可编程门阵列器件进行初始化、配置和管理，对现场可编程门阵列器件的运算逻辑、连线资源和I/O模块进行配置，构建用于数据包收发、分类以及固定字段模式匹配的专用任务运算电路，对网络规则表维护升级，并将嵌入式数据包过滤软件装载到现场可编程门阵列器件，中央处理器通过内部总线与内存相连；内存，用于暂时存放中央处理器中的运算数据，以及中央处理器与外部存储器交换的数据；外存，用于存放防火墙装置运行的程序和数据，外存与中央处理器之间通过高速串行计算机扩展总线相连；高速串行计算机扩展总线接口，用于现场可编程门阵列器件与中央处理器的互相连接；现场可编程门阵列器件，用于运行嵌入式数据包过滤软件，并根据规则表对进出现场可编程门阵列器件的网络数据包进行监视和过滤，在网络数据包的网络层中使用专用任务运算电路实现数据包的收发、分类以及固定字段模式匹配，在网络数据包的应用层中利用嵌入式软件解析和过滤网络数据包，若数据包满足规则表内的规则，则现场可编程门阵列器件将该数据包通过内部网络接口发送给内部网络，若数据包不满足规则表内的规则，则现场可编程门阵列器件直接丢弃该数据包，现场可编程门阵列器件通过高速串行计算机扩展总线接口与中央处理器相连，现场可编程门阵列器件通过外部网络接口与互联网相连，现场可编程门阵列器件通过内部网络接口与内部网络相连；外部网络接口，用于接收外部网络数据，并将外部网络数据传送给现场可编程门阵列器件；内部网络接口，用于将现场可编程门阵列器件过滤后的网络数据发送到内部网络。本专利技术提出的基于现场可编程门阵列的防火墙装置，其优点是：本专利技术防火墙装置中的FPGA器件，通过外部网络接口接收外部网络数据，对接受到的网络数据包与规则表规则进行比对。如果数据包满足规则表规则，FPGA器件则将该数据包通过网络接口发送给内部网络。如果数据包不满足规则表规则，FPGA器件则直接丢弃该数据包。由于FPGA器件以独立子系统的方式在网络层使用硬件实现数据包的收发、分类以及固定字段模式匹配，在应用层采用并行处理方式解析和过滤网络数据包，因此可以大幅度降低防火墙的安全过滤延迟，使防火墙的处理能力达到千兆以上。此外，本专利技术提出的FPGA防火墙装置中的通用CPU和操作系统不参与网络数据包的解析和过滤，只进行FPGA的配置与管理，因此其安全性与通用CPU和操作系统无关，可免受硬件恶意后门和软件安全漏洞的威胁。附图说明图1是已有的通用CPU中央处理器防火墙装置结构示意图。图2是本专利技术提出的基于现场可编程门阵列的防火墙装置的结构示意图。具体实施方式本专利技术提出的基于现场可编程门阵列的防火墙装置，其结构如图2所示，包括：中央处理器，用于对现场可编程门阵列器件进行初始化、配置和管理，对现场可编程门阵列器件的运算逻辑、连线资源和I/O模块进行配置，构建用于数据包收发、分类以及固定字段模式匹配的专用任务运算电路，对网络规则表维护升级，并将嵌入式数据包过滤软件装载到现场可编程门阵列器件，中央处理器通过内部总线与内存相连；内存，用于暂时存放中央处理器中的运算数据，以及中央处理器与外部存储器交换的数据；外存，用于存放防火墙装置运行的程序和数据，外存与中央处理器之间通过高速串行计算机扩展总线相连；高速串行计算机扩展总线接口，用于现场可编程门阵列器件与中央处理器的互相连接；现场可编程门阵列器件，用于运行嵌入式数据包过滤软件，并根据规则表对进出现场可编程门阵列器件的网络数据包进行监视和过滤，在网络数据包的网络层中使用专用任务运算电路实现数据包的收发、分类以及固定字段模式匹配，在网络数据包的应用层中利用嵌入式软件解析和过滤网络数据包，若数据包满足规则表内的规则，则现场可编程门阵列器件将该数据包通过内部网络接口发送给内部网络，若数据包不满足规则表内的规则，则现场可编程门阵列器件直接丢弃该数据包，现场可编程门阵列器件通过高速串行计算机扩展总线接口与中央处理器相连，现场可编程门阵列器件通过外部网络接口与互联网相连，现场可编程门阵列器件通过内部网络接口与内部网络相连；外部网络接口，用于接收外部网络数据，并将外部网络数据传送给现场可编程门阵列器件；内部网络接口，用于将现场可编程门阵列器件过滤后的网络数据发送到内部网络。本专利技术的基于FPGA现场可编程门阵列防火墙装置，包括CPU中央处理器、内存、外存、高速串行计算机扩展总线接口(以下简称PCIE)、现场可编程门阵列、外部网络接口和内部网络接口。CPU通过内部总线与内存相连，外存与CPU通过PCIE总线相连，FPGA现场可编程门阵列器件通过PICE接口与CPU相连，FPGA现场可编程门阵列器件通过外部网络接口与互联网相连，FPGA现场可编程门阵列器件通过内部网络接口与内部网络相连。本专利技术提出的FPGA现场可编程门阵列器件防火墙装置中，CPU用于对FPGA器件进行初始化和管理，对FPGA的运算逻辑、连线资源和I/O模块进行配置，构建数据包收发、分类以及固定字段模式匹配等专用任务运算电路，对网络规则表维护升级，并将嵌入式数据包过滤软件及规则表装载到FPGA中。本其中的内存用于暂时存放CPU中的运算数据，以及与外部存储器交换的数据。本专利技术提出的基于现场可编程门阵列的防火墙装置的工作原理是：装置上电时，CPU从外存读取FPGA管理软件对FPGA进行初始化，对FPGA的运算逻辑、连线资源和I/O模块进行配置，构建数据包收发、分类以及固定字段模式匹配等专用任务运算电路，并将外存中的嵌入式数据包过滤软件和规则表装载到FPGA。外部网络接口从外网接收网络数据，并将外部网络数据传送给FPGA。FPGA器件运行嵌入式数据包过滤软件本文档来自技高网...
【技术保护点】
1.一种基于现场可编程门阵列的防火墙装置，其特征在于该防火墙装置包括：中央处理器，用于对现场可编程门阵列器件进行初始化、配置和管理，对现场可编程门阵列器件的运算逻辑、连线资源和I/O模块进行配置，构建用于数据包收发、分类以及固定字段模式匹配的专用任务运算电路，对网络规则表维护升级，并将嵌入式数据包过滤软件装载到现场可编程门阵列器件，中央处理器通过内部总线与内存相连；内存，用于暂时存放中央处理器中的运算数据，以及中央处理器与外部存储器交换的数据；外存，用于存放防火墙装置运行的程序和数据，外存与中央处理器之间通过高速串行计算机扩展总线相连；高速串行计算机扩展总线接口，用于现场可编程门阵列器件与中央处理器的互相连接；现场可编程门阵列器件，用于运行嵌入式数据包过滤软件，并根据规则表对进出现场可编程门阵列器件的网络数据包进行监视和过滤，在网络数据包的网络层中使用专用任务运算电路实现数据包的收发、分类以及固定字段模式匹配，在网络数据包的应用层中利用嵌入式软件解析和过滤网络数据包，若数据包满足规则表内的规则，则现场可编程门阵列器件将该数据包通过内部网络接口发送给内部网络，若数据包不满足规则表内的规则，则现场可编程门阵列器件直接丢弃该数据包，现场可编程门阵列器件通过高速串行计算机扩展总线接口与中央处理器相连，现场可编程门阵列器件通过外部网络接口与互联网相连，现场可编程门阵列器件通过内部网络接口与内部网络相连；外部网络接口，用于接收外部网络数据，并将外部网络数据传送给现场可编程门阵列器件；内部网络接口，用于将现场可编程门阵列器件过滤后的网络数据发送到内部网络。...
【技术特征摘要】
1.一种基于现场可编程门阵列的防火墙装置，其特征在于该防火墙装置包括：中央处理器，用于对现场可编程门阵列器件进行初始化、配置和管理，对现场可编程门阵列器件的运算逻辑、连线资源和I/O模块进行配置，构建用于数据包收发、分类以及固定字段模式匹配的专用任务运算电路，对网络规则表维护升级，并将嵌入式数据包过滤软件装载到现场可编程门阵列器件，中央处理器通过内部总线与内存相连；内存，用于暂时存放中央处理器中的运算数据，以及中央处理器与外部存储器交换的数据；外存，用于存放防火墙装置运行的程序和数据，外存与中央处理器之间通过高速串行计算机扩展总线相连；高速串行计算机扩展总线接口，用于现场可编程门阵列器件与中央处理器的互相连接；现场可编程门阵列器件，用于运行嵌入式数据包过滤软件，并根据规则表...
【专利技术属性】
技术研发人员：高宏，徐学雷，
申请(专利权)人：紫光股份有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。