5G标准源高频晶振电路制造技术

本发明专利技术公开了一种5G标准源高频晶振电路，属于标准源晶振领域，其包括晶振控制电路，晶振控制电路包括低频晶振单元、高频晶振单元和协调控制单元，低频晶振单元向协调控制单元输出时钟频率Vout1，高频晶振单元向协调控制单元输出时钟频率Vout2，协调控制单元根据时钟频率Vout1和时钟频率Vout2生成控制信号PWM并传输给高频晶振单元，高频晶振单元根据接收到的控制信号PWM调整并向外界输出时钟频率Vout2，本发明专利技术具有在输出较高频的时钟频率时，也能够长时间保证时钟频率稳定的效果。

5G Standard Source High Frequency Crystal Oscillator Circuit

The invention discloses a 5G standard source high frequency crystal oscillator circuit, which belongs to the field of standard source crystal oscillator. The crystal oscillator control circuit includes low frequency crystal oscillator unit, high frequency crystal oscillator unit and coordinated control unit, low frequency crystal oscillator unit outputs clock frequency Vout1 to coordinated control unit, high frequency crystal oscillator unit outputs clock frequency Vout2 to coordinated control unit, and coordinated control single unit. According to the clock frequency Vout1 and the clock frequency Vout2, the control signal PWM is generated and transmitted to the high frequency crystal oscillator unit. The high frequency crystal oscillator unit adjusts the clock frequency Vout2 according to the received control signal PWM and outputs the clock frequency Vout2 to the outside world. The invention has the effect of ensuring the clock frequency stability for a long time when the high frequency clock frequency is output.

【技术实现步骤摘要】
5G标准源高频晶振电路
本专利技术涉及标准源晶振的
，尤其是涉及一种5G标准源高频晶振电路。
技术介绍
目前单片机等中央处理器或集成芯片在工作时都需要时钟电路为其提供稳定的时钟振荡频率，即时间信号，时钟电路的时钟振荡频率越快中央处理器或集成芯片所能够控制的时间越精确。而时钟电路中主要是依靠晶振电路来产生振荡频率，在5G等需要高时钟频率的技术中，需要晶振电路产生极高并且稳定的振荡频率。通常的高频晶振电路非常容易受到外界温度、振动等条件的影响，并且难以长时间使用，所以在使用高频晶振电路时，大部分厂家都会给高频晶振电路加入各种补偿电路，或直接采用低频晶振电路放大频率。现有技术可参考授权公告号为CN207504824U的中国技术专利，其公开了一种高频晶体振荡器，包括产生振荡信号的晶体振荡器，还包括至少两级倍频放大电路和整形匹配电路；所述的倍频放大电路包括将振荡信号进行倍频的倍频电路、对倍频电路输出信号进行滤波的第一带通滤波电路，对带通滤波电路输出的倍频振荡信号进行放大的放大电路；最后一级倍频放大电路中的放大电路输出信号经过整流匹配电路整流匹配以后输出。上述中的现有技术方案存在以下缺陷：5G等高精尖技术通常需要的振荡频率非常高，通常为100MHz。在这种晶振电路的振荡频率极高的前提下，补偿电路难以解决高频晶振电路在长时间使用后产生的频率不稳定的问题，而采用上述低频晶体振荡器加上放大电路提高震荡频率的方式，难以将低频的振荡频率放大成稳定的高频振荡频率。
技术实现思路
本专利技术的目的是提供一种5G标准源高频晶振电路，在输出较高频的时钟频率时，也能够长时间保证时钟频率稳定。本专利技术的上述技术目的是通过以下技术方案得以实现的：一种5G标准源高频晶振电路，包括晶振控制电路，晶振控制电路包括：低频晶振单元，所述低频晶振单元包括低频压控温补晶体振荡器，低频压控温补晶体振荡器能够接收外界输入的时钟脉冲并输出低频的时钟频率Vout1；高频晶振单元，所述高频晶振单元包括高频压控晶体振荡器，高频压控晶体振荡器能够输出高频的时钟频率Vout2并将时钟频率Vout2传输给外界；协调控制单元，所述协调控制单元连接低频晶振单元和高频晶振单元，协调控制单元包括连接低频压控温补晶体振荡器和高频压控晶体振荡器的控制芯片，控制芯片接收低频压控温补晶体振荡器输出的时钟频率Vout1和高频压控晶体振荡器输出的时钟频率Vout2，控制芯片根据时钟频率Vout1与时钟频率Vout2生成控制信号PWM，并将控制信号PWM传输给高频压控晶体振荡器，高频压控晶体振荡器根据接收到的控制信号PWM调整并输出时钟频率Vout2。通过采用上述方案，由于低频压控温补晶体振荡器收到环境的影响小，老化速度慢，不容易出现问题，所以采用低频压控温补晶体振荡器来对高频压控晶体振荡器进行调整，能够保证晶振电路输出的高频时钟频率稳定。即使高频压控晶体振荡器输出的时钟频率很高，也能够长时间保证时钟频率稳定，能够为5G提供符合标准的时钟脉冲。本专利技术进一步设置为：低频压控温补晶体振荡器的OUT口电连接有电容C2，控制芯片的REFIN口电连接于电容C2的另一端。通过采用上述方案，电容C2对低频压控温补晶体振荡器输出的时钟频率Vout1进行滤波，并减少低频压控温补晶体振荡器和控制芯片之间的相互干扰。本专利技术进一步设置为：控制芯片的CP口电连接有电阻R1，高频压控晶体振荡器的VC口电连接于电阻R1的另一端，高频压控晶体振荡器的GND口接地，并且高频压控晶体振荡器的GND口与VC口之间并联有电容C1。通过采用上述方案，电容C1对控制芯片向高频压控晶体振荡器输出的控制信号PWM进行滤波，减少控制信号PWM内的杂波。本专利技术进一步设置为：高频压控晶体振荡器的VCC口电连接有标准源VCC，高频压控晶体振荡器的VCC口与标准源VCC之间并联有电容C5和电容C6，电容C5和电容C6之间电连接有接地端。通过采用上述方案，电容C5和电容C6对向高频压控晶体振荡器传输的电源电流进行滤波，能够有效去除高频压控晶体振荡器的电源电流中的杂波。本专利技术进一步设置为：晶振控制电路还包括报警单元，所述报警单元连接高频晶振单元和协调控制单元并且接收协调控制单元向报警单元输出的控制信号PWM，报警单元将控制信号PWM与预设控制信号进行比较，当控制信号PWM大于预设控制信号时，报警单元进行报警。通过采用上述方案，当高频压控晶体振荡器输出的时钟频率Vout2不稳定时，报警单元能够进行报警，提醒使用者，如果长时间发出警报则证明晶振电路出现损坏，提醒用户进行修理。本专利技术进一步设置为：报警单元包括指示灯LED，当控制信号PWM大于预设控制信号时，指示灯LED亮起。通过采用上述方案，当高频压控晶体振荡器输出的时钟频率Vout2不稳定时，指示灯LED会不断闪烁，用户能够通过指示灯LED来快速得知晶振电路有没有故障发生。本专利技术进一步设置为：还包括：电源电路，所述电源电路包括一次变压单元和二次变压单元，所述一次变压单元能够连接外界电源并对外界电源进行变压输出降压后的电流；所述二次变压单元连接一次变压单元并且接收一次变压单元输出的电流，二次变压单元对一次变压单元输出的电流进行再次变压，输出适合晶振电路供电的低压电流。通过采用上述方案，电源经过两次逐级稳压，电压变换平稳，峰值电压小，电压稳定，晶振电路运行稳定，长时间工作不容易出现问题。本专利技术进一步设置为：一次变压单元包括第一三端稳压器，第一三端稳压器的Vin口电连接于外接电源，第一三端稳压器的GND口电连接有电容C8，电容C8另一端接地，第一三端稳压器的Vout口和GND口之间电连接有电阻R4，电容C8两端并联有电阻R5，在电阻R4和电阻R5两端并联有电容C9。通过采用上述方案，电容C8和电容C9对第一三端稳压器输出的电流进行滤波，使进入第二三端稳压器的电流稳定。本专利技术进一步设置为：二次变压单元包括电连接于第一三端稳压器的Vout口的第二三端稳压器，第一三端稳压器的Vout口电连接于第二三端稳压器的Vin口，第二三端稳压器的GND口电连接有电容C10，电容C10另一端接地，第二三端稳压器的Vout口和GND口之间电连接有电阻R6，电容C10两端并联有电阻R7，电阻R6和电阻R7两端并联有电容C11。通过采用上述方案，电容C10和电容C11对第二三端稳压器输出的电流进行滤波，使第二三端稳压器输出的电流稳定。本专利技术进一步设置为：第二三端稳压器的Vout口电连接有电感L。通过采用上述方案，电容C11和电感L形成LC滤波电路，对标准源VCC的电流进行进一步滤波。综上所述，本专利技术具有以下有益效果：1.由于低频压控温补晶体振荡器收到环境的影响小，老化速度慢，不容易出现问题，所以采用低频压控温补晶体振荡器来对高频压控晶体振荡器进行调整，能够保证晶振电路输出的高频时钟频率稳定。即使高频压控晶体振荡器输出的时钟频率很高，也能够长时间保证时钟频率稳定，能够为5G提供符合标准的时钟脉冲；2.当高频压控晶体振荡器输出的时钟频率Vout2不稳定时，报警单元能够进行报警，提醒使用者，如果长时间发出警报则证明晶振电路出现损坏，提醒用户进行修理；3.电源经过两次逐级稳压，电压变换平稳，峰值电压小，电压稳定，晶振电路运行稳定，长本文档来自技高网...

【技术保护点】
1.一种5G标准源高频晶振电路，包括晶振控制电路(1)，其特征在于，晶振控制电路(1)包括：低频晶振单元(11)，所述低频晶振单元(11)包括低频压控温补晶体振荡器(111)，低频压控温补晶体振荡器(111)能够接收外界输入的时钟脉冲并输出低频的时钟频率Vout1；高频晶振单元(13)，所述高频晶振单元(13)包括高频压控晶体振荡器(131)，高频压控晶体振荡器(131)能够输出高频的时钟频率Vout2并将时钟频率Vout2传输给外界；协调控制单元(12)，所述协调控制单元(12)连接低频晶振单元(11)和高频晶振单元(13)，协调控制单元(12)包括连接低频压控温补晶体振荡器(111)和高频压控晶体振荡器(131)的控制芯片(121)，控制芯片(121)接收低频压控温补晶体振荡器(111)输出的时钟频率Vout1和高频压控晶体振荡器(131)输出的时钟频率Vout2，控制芯片(121)根据时钟频率Vout1与时钟频率Vout2生成控制信号PWM，并将控制信号PWM传输给高频压控晶体振荡器(131)，高频压控晶体振荡器(131)根据接收到的控制信号PWM调整并输出时钟频率Vout2。

【技术特征摘要】
1.一种5G标准源高频晶振电路，包括晶振控制电路(1)，其特征在于，晶振控制电路(1)包括：低频晶振单元(11)，所述低频晶振单元(11)包括低频压控温补晶体振荡器(111)，低频压控温补晶体振荡器(111)能够接收外界输入的时钟脉冲并输出低频的时钟频率Vout1；高频晶振单元(13)，所述高频晶振单元(13)包括高频压控晶体振荡器(131)，高频压控晶体振荡器(131)能够输出高频的时钟频率Vout2并将时钟频率Vout2传输给外界；协调控制单元(12)，所述协调控制单元(12)连接低频晶振单元(11)和高频晶振单元(13)，协调控制单元(12)包括连接低频压控温补晶体振荡器(111)和高频压控晶体振荡器(131)的控制芯片(121)，控制芯片(121)接收低频压控温补晶体振荡器(111)输出的时钟频率Vout1和高频压控晶体振荡器(131)输出的时钟频率Vout2，控制芯片(121)根据时钟频率Vout1与时钟频率Vout2生成控制信号PWM，并将控制信号PWM传输给高频压控晶体振荡器(131)，高频压控晶体振荡器(131)根据接收到的控制信号PWM调整并输出时钟频率Vout2。2.根据权利要求1所述的5G标准源高频晶振电路，其特征在于：低频压控温补晶体振荡器(111)的OUT口电连接有电容C2，控制芯片(121)的REFIN口电连接于电容C2的另一端。3.根据权利要求1所述的5G标准源高频晶振电路，其特征在于：控制芯片(121)的CP口电连接有电阻R1，高频压控晶体振荡器(131)的VC口电连接于电阻R1的另一端，高频压控晶体振荡器(131)的GND口接地，并且高频压控晶体振荡器(131)的GND口与VC口之间并联有电容C1。4.根据权利要求1所述的5G标准源高频晶振电路，其特征在于：高频压控晶体振荡器(131)的VCC口电连接有标准源VCC，高频压控晶体振荡器(131)的VCC口与标准源VCC之间并联有电容C5和电容C6，电容C5和电容C6之间电连接有接地端。5.根据权利要求1所述的5G标准源高频晶振电路，其特征在于：晶振控制电路(1...

【专利技术属性】
技术研发人员：陈功，
申请(专利权)人：深圳市金科泰通信设备有限公司，
类型：发明
国别省市：广东,44