基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法技术

本发明专利技术公开了一种基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法，首先使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；然后对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；最后使用C‑element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。本发明专利技术采用堆叠CMOS电路、C‑element电路配合填充MOS管和源隔离MOS管实现DICE触发器的电路设计，可靠性高，解决了使用延迟滤波电路实现SET加固带来过大时序开销的问题，有效提高了DICE触发器抗SEU和SET的能力，达到了预期的防护效果，实现代价小。

【技术实现步骤摘要】
基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法
本专利技术涉及一种基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，属于CMOS集成电路空间单粒子效应防护领域。
技术介绍
在空间辐射环境下，CMOS集成电路易受到单粒子翻转和单粒子瞬态的影响。SET/SEU的产生是当有高能离子入射关态MOS管的漏区，在其路径上会产生电子-空穴对。在电场的作用下，对于NMOS管，电子向漏极漂移，对于PMOS，空穴向漏极漂移，从而产生瞬态脉冲(SET)，若该SET产生的区域存在反向正反馈电路，且SET的脉冲能量被正反馈回路收集且改变了反馈回路的逻辑状态，便会产生SEU。由于MOS管双极效应的存在增加了SET的脉冲宽度和SEU的发生几率。DICE锁存器内部有4个电荷存储节点，如图1所示。其中每2个存储节点存储相同的逻辑电平值，当高能粒子入射使其中某个节点的电位发生翻转，其余3个存储节点可通过DICE的双互锁存结构将其电平值恢复。只有相关(存储相同逻辑电平的节点)的两个存储节点同时受到高能粒子的影响时，才能引发整个电路的翻转。因此DICE结构能够有效提高触发器抗单粒子翻转的能力，在较大尺寸集成电路中，DICE结构所构成的触发器被大量使用。然而随着工艺尺寸的减小，使得电荷共享效应的影响增强，当工艺尺寸到达65nm节点时，基于DICE结构的触发器很难达到预期的防护效果；同时DICE结构并未提升触发器抗SET能力，在纳米工艺的高速ASIC中，SET更易被捕获而发生单粒子软错误。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，有效提高DICE触发器抗SEU和SET的能力，达到预期的防护效果，实现代价小、可靠性高。本专利技术的技术解决方案是：基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，包括如下步骤：(1)使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；(2)对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；(3)使用C-element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。所述步骤(1)中，堆叠CMOS电路包括PMOS管P1、PMOS管P2、NMOS管N1和NMOS管N2，P1的源极连接外部供电电源，P1的漏极连接P2的源极，P2的漏极连接N1的漏极，N1的源极连接N2的漏极，N2的源极接地。所述步骤(2)中，对DICE触发器上的锁存器和从锁存器进行加固的步骤如下：(3.1)对主锁存器和从锁存器中的PMOS管进行加固；(3.2)对主锁存器和从锁存器中的NMOS管进行加固；(3.3)对主锁存器和从锁存器的存储节点进行交叉布局，增加DICE触发器相关敏感节点之间的距离。所述步骤(3.1)的实现方法如下：记主锁存器和从锁存器中的时钟控制PMOS管为待加固PMOS管；在待加固PMOS管源极和漏极各添加一个PMOS管，源极一侧添加的PMOS管作为源极隔离PMOS管，与待加固PMOS管串联，漏极一侧添加的PMOS管作为填充PMOS管，与待加固PMOS管并联。源极隔离PMOS管与待加固PMOS管串联的具体方式为：待加固PMOS管的源极与源极隔离PMOS管的漏极通过金属连接，有源区用STI隔离。填充PMOS管与待加固PMOS管并联的具体方式为：填充PMOS管漏极与待加固PMOS管漏极并联在同一个有源区上，填充PMOS管栅极和体区均连接外部供电电源，填充PMOS管源极接地。所述步骤(3.2)的实现方法如下：记主锁存器和从锁存器中的时钟控制NMOS管为待加固NMOS管；在待加固NMOS管漏极一侧添加一个NMOS管，添加的NMOS管作为填充NMOS管，与待加固NMOS管并联。填充NMOS管与待加固NMOS管并联的具体方式为：填充NMOS管漏极与待加固NMOS管漏极并联在同一有源区，填充NMOS管栅极和体区均接地，填充NMOS管源极连接外部供电电源。所述步骤(3.3)的实现方法如下：记主锁存器存储节点从左至右依次为MA、MB、MC、MD，其中MA和MC、MB和MD分别存储相同的逻辑电平值；记从锁存器存储节点从左至右依次为SA、SB、SC、SD；对上述存储节点进行交叉布局，使得从左到右依次为MC、SD、MD、SC、MA、SB、MB、SA。所述步骤(3)中，C-element电路包括PMOS管P3、PMOS管P4、NMOS管N3和NMOS管N4，P3的源极连接外部供电电源，P3的漏极连接P4的源极，P4的漏极连接N3的漏极，N3的源极连接N4的漏极，N4的源极接地，P3的栅极与N4的栅极连接后接从锁存器的存储节点SA，P2的栅极与N3的栅极连接后接从锁存器的存储节点SC。本专利技术与现有技术相比具有如下有益效果：(1)针对SMIC65nm商用工艺的SET和电荷共享效应机理进行研究，得出了通过使用针对电路中的MOS管使用填充MOS管和源极隔离MOS管减小电荷共享效应的影响距离的有效措施，针对性强，解决了基于SMIC65nm商用工艺DICE触发器设计中为保证安全距离而过多的增加版图面积的问题；(2)提出了填充MOS管+主从锁存器交叉的版图设计方法保证相关敏感节点的安全距离，提高抗SEU/SET的可靠性，解决了只通过版图布局或电路上冗余实现电荷共享效应的加固引发过大面积或性能开销的问题；(3)采用堆叠CMOS、C-element配合填充MOS管和源隔离MOS管实现DICE触发器的电路设计，可靠性高，解决了使用延迟滤波电路实现SET加固带来过大时序开销的问题，有效提高了DICE触发器抗SEU和SET的能力，达到了预期的防护效果，实现代价小。附图说明图1为DICE锁存器和触发器电路原理图；图2为堆叠CMOS电路结构；图3为待加固PMOS管的SET加固剖面图；图4为待加固NMOS的SET加固剖面图；图5为相关敏感节点为4um的仿真结果；图6为使用本专利技术SEU加固措施前后版图面积增加对比，其中(a)为普通DICE中某一敏点版图，(b)为本专利技术DICE中某一节点版图；图7为C-elemen电路结构；图8为本专利技术触发器电路；图9为本专利技术的触发器TT条件下的后仿真结果。具体实施方式下面结合附图和实施例对本专利技术作进一步详细说明。为提升使用65nm抗加库开发的ASIC抗SEU/SET的防护能力，并最大限度的减小性能开销，本专利技术提出了一种基于SMIC65nm商用工艺的抗SEU和SET触发器设计方法，该方法是在不影响芯片设计流程的情况下，从65nm商用MOS器件SEU和SET发生机理出发，对触发器单元的电路结构和物理版图层面实现抗SEU/SET的加固设计，实现代价小、可靠性高。DICE结构本身不具备SET防护能力，传统的DICE触发器的SET加固是通过时间冗余来实现的，为了达到理想的SET加固效果，相关输入数据的时间差要求非常大，这样极大增加了触发器建立时间，从而影响基于该触发器设计的ASIC的最高工作频率。为了提升65nm工艺DICE触发器的SET防护效果，并最大限度减小时序开销，本专利技术提出了一种对触发器的本文档来自技高网...

【技术保护点】
1.基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于包括如下步骤：(1)使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；(2)对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；(3)使用C‑element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。

【技术特征摘要】
1.基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于包括如下步骤：(1)使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；(2)对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；(3)使用C-element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。2.根据权利要求1所述的基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于：所述步骤(1)中，堆叠CMOS电路包括PMOS管P1、PMOS管P2、NMOS管N1和NMOS管N2，P1的源极连接外部供电电源，P1的漏极连接P2的源极，P2的漏极连接N1的漏极，N1的源极连接N2的漏极，N2的源极接地。3.根据权利要求1所述的基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于：所述步骤(2)中，对DICE触发器上的锁存器和从锁存器进行加固的步骤如下：(3.1)对主锁存器和从锁存器中的PMOS管进行加固；(3.2)对主锁存器和从锁存器中的NMOS管进行加固；(3.3)对主锁存器和从锁存器的存储节点进行交叉布局，增加DICE触发器相关敏感节点之间的距离。4.根据权利要求3所述的基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于：所述步骤(3.1)的实现方法如下：记主锁存器和从锁存器中的时钟控制PMOS管为待加固PMOS管；在待加固PMOS管源极和漏极各添加一个PMOS管，源极一侧添加的PMOS管作为源极隔离PMOS管，与待加固PMOS管串联，漏极一侧添加的PMOS管作为填充PMOS管，与待加固PMOS管并联。5.根据权利要求4所述的基于SMIC65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于：源极隔离PMOS管与待加固PMOS管串联的具体方式为：待加固PMOS管的源极与源极隔离PMOS管的漏极通过金属连接，有源...

【专利技术属性】
技术研发人员：张健，赖晓玲，周国昌，巨艇，朱启，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：陕西,61