一种HDMI高画质同步去隔行系统及方法技术方案

本发明专利技术涉及一种HDMI高画质同步去隔行系统及方法，将MCU控制模块通过同步时钟总线连接第一FPGA模块，从而为第一FPGA模块提供同步时钟，实现多路视频信号的同步；同时，第一FPGA模块开辟了隔行信号存储区和逐行信号存储区，以实现隔行信号到逐行信号的转换，完成去隔行操作。能够实现多个HDMI输入信号之间的同步以及去隔行，保证后端输出视频画面的质量。

A High-quality HDMI Synchronized Deinterlacing System and Method

The invention relates to a HDMI high-quality synchronous de-interlacing system and method, which connects the MCU control module to the first FPGA module through the synchronous clock bus, thus providing synchronous clock for the first FPGA module and realizing the synchronization of multi-channel video signals. At the same time, the first FPGA module opens up interlaced signal storage area and progressive signal storage area to realize the conversion from interlaced signal to progressive signal. Deinterlacing. It can synchronize and de-interlace multiple HDMI input signals to ensure the quality of video output from the back end.

【技术实现步骤摘要】
一种HDMI高画质同步去隔行系统及方法
本专利技术涉及视频处理器
，具体涉及一种HDMI高画质同步去隔行系统及方法。
技术介绍
视频处理器是一种具有支持VGA、复合视频、SDI信号以及数字HDMI等多种输入信号功能的视频数据处理设备。2002年日立、松下、飞利浦、SiliconImage、索尼、汤姆逊、东芝共七家公司成立了HDMI组织，颁布了高清晰数字多媒体接口HDMI标准。HDMI协议通过对视频信号、音频信号和控制信号的时分控制，实现了音视频的同时传输。HDMI的信号传输过程包括3个期间：视频数据传输期、岛屿数据传输期和控制数据传输期，在岛屿数据传输期，HDMI数据线上出现音频数据和辅助数据（信息帧和场行同步信号），同步信号可以很好实现单路HDMI音视频同步。但传统HDMI输入模块各个输入接口无统一的同步时序，这就导致多个HDMI信号相互间没有统一的同步信息，多个HDMI输入信号之间就无法同步，这就导致视频处理器拼接出的画面视频不同步，影响客户体验。另外，传统HDMI系统没有去交错Deinterlace算法功能，去交错是将交错式（interlace）视频信号转换为渐进式（pr本文档来自技高网...

【技术保护点】
1.一种HDMI高画质同步去隔行系统，其特征在于：包括均衡及解串模块、第一FPGA模块、第二FPGA模块、MCU控制模块、时钟IC、同步时钟总线和背板传输模块，所述均衡及解串模块采用IT6604芯片实现，其输入端连接HDMI输入接口，输出端则连接第一FPGA模块的信号输入端，所述第一FPGA模块的时钟输入端则通过同步时钟总线连接MCU控制模块，输出端则连接第二FPGA模块的信号输入端；所述第二FPGA模块的时钟输入端通过同步时钟总线连接MCU控制模块以及背板传输模块，输出端则连接TMDS高速信号驱动模块；所述TDMS高速信号驱动模块采用SIL9134芯片实现，其输入端连接第二FPGA模块，输出...

【技术特征摘要】
1.一种HDMI高画质同步去隔行系统，其特征在于：包括均衡及解串模块、第一FPGA模块、第二FPGA模块、MCU控制模块、时钟IC、同步时钟总线和背板传输模块，所述均衡及解串模块采用IT6604芯片实现，其输入端连接HDMI输入接口，输出端则连接第一FPGA模块的信号输入端，所述第一FPGA模块的时钟输入端则通过同步时钟总线连接MCU控制模块，输出端则连接第二FPGA模块的信号输入端；所述第二FPGA模块的时钟输入端通过同步时钟总线连接MCU控制模块以及背板传输模块，输出端则连接TMDS高速信号驱动模块；所述TDMS高速信号驱动模块采用SIL9134芯片实现，其输入端连接第二FPGA模块，输出端则连接背板传输模块；所述第一FPGA模块开辟有隔行信号存储区和逐行信号存储区，所述隔行信号存储区包括隔行Y信号存储区、隔行UV信号存储区；逐行信号存储区包括逐行Y信号存储区、逐行UV信号存储区；隔行Y信号存储区用于存储偶数行的Y信号和奇数行的Y信号，该偶数行的Y信号和奇数行的Y信号按分开存储的方式存储在隔行Y信号存储区；所述隔行UV信号存储区中存储了偶数行的UV信号和奇数行的UV信号，该偶数行的UV信号和奇数行的UV信号按分开存储的方式存储在隔行UV信号存储区；所述逐行Y信号存储区中存储了逐行排列的Y信号；所述逐行UV信号存储区中存储了逐行排列的UV信号。2.根据权利要求1所述的一种HDMI高画质同步去隔行系统，其特征在于：所述均衡及解串模块采用IT6604芯片实现。3.根据权利要求1所述的一种HDMI高画质同步去隔行系统，其特征在于：所述TDMS高速信号驱动模块采用SIL9134芯片实现。4.一种HDMI高画质同步去隔行方法，其特征在于：所述方法采用如权利要求1所述的一种HDMI高画质同步去隔行系统，具体包括以下步骤：步骤1、将至少两路经远距离传输后的高速HDMI信号送入均衡及解串模块中，进行均衡处理以及格式转换，获取低速信号的YUV格式的TTL信号；步骤2、将至少两路的YUV格式的TTL信号送入第一FPGA模块中，进行同步处理和去隔行处理，具体如下：第一FPGA模块接收到多路TTL信号时，判断是否接收到MCU控制模块输出的同步时钟，若没...

【专利技术属性】
技术研发人员：胡宏清，
申请(专利权)人：厦门视诚科技有限公司，
类型：发明
国别省市：福建,35