选择电路制造技术

本发明专利技术适用于模拟电路技术领域，提供了一种选择电路，包括复位信号单元、时钟脉冲单元、多个依次连接时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端。本发明专利技术提供的选择电路实现多项选择输出时，控制线路少，结构简单，控制方便。

Selection circuit

The invention is applicable to the field of analog circuit technology, and provides a selection circuit, including a reset signal unit, a clock pulse unit, a plurality of sequential connection timing control units and a plurality of logical output units; the output end of the clock pulse unit is connected with the input end of the first sequential control unit in each sequential connection timing control unit, and the reset signal is connected with the input end of the first sequential control unit in each sequential connection timing control unit. The output end of the number unit is connected with the reset signal input end of each time sequence control unit, and the input end of each logic output unit is connected with one output end of the output end of each time sequence control unit. The output end of each time sequence control unit includes the positive signal output end and the negative signal output end. When the selection circuit provided by the invention realizes multiple selection output, the control circuit is less, the structure is simple and the control is convenient.

【技术实现步骤摘要】
选择电路
本专利技术属于模拟电路
，尤其涉及一种选择电路。
技术介绍
随着电子行业的快速发展，各式各样的电子产品出现在人们的生活当中，这些电子产品大多需要具备选择输出的功能，而相关技术人员通常采用数据选择器或其他选择电路来实现这一功能，但是数据选择器和常规选择电路进行十六选一至少需要四个输入端，进行三十二选一则至少需要五个输入端，在面对大量线路的选择输出时，需要较多的输入线路进行控制，结构复杂。
技术实现思路
有鉴于此，本专利技术实施例提供了一种选择电路，以解决现有技术中选择电路控制线路多、结构复杂的问题。本专利技术实施例提供了一种选择电路，包括：复位信号单元、时钟脉冲单元、多个依次连接的时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端；当所述复位信号单元的输入端输入高电平时，所述复位信号单元的输出端输出低电本文档来自技高网...

【技术保护点】
1.一种选择电路，其特征在于，包括：复位信号单元、时钟脉冲单元、多个依次连接的时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端；当所述复位信号单元的输入端输入高电平时，所述复位信号单元的输出端输出低电平，各个时序控制单元的正信号输出端输出低电平，各个时序控制单元的反信号输出端输出高电平，各个逻辑输出单元中的第一逻辑输出单...

【技术特征摘要】
1.一种选择电路，其特征在于，包括：复位信号单元、时钟脉冲单元、多个依次连接的时序控制单元和多个逻辑输出单元；所述时钟脉冲单元的输出端与各个依次连接的时序控制单元中的第一个时序控制单元的时钟脉冲输入端连接，所述复位信号单元的输出端分别与各个时序控制单元的复位信号输入端连接，每一个逻辑输出单元的输入端分别连接每个时序控制单元的输出端中的一个输出端，每一个时序控制单元的输出端包括正信号输出端和反信号输出端；当所述复位信号单元的输入端输入高电平时，所述复位信号单元的输出端输出低电平，各个时序控制单元的正信号输出端输出低电平，各个时序控制单元的反信号输出端输出高电平，各个逻辑输出单元中的第一逻辑输出单元输出有效电平信号；当所述复位信号单元的输入端输入低电平时，所述复位信号单元的输出端输出高电平，所述时钟脉冲单元输出时钟脉冲信号到第一个时序控制单元，第一个时序控制单元根据所述时钟脉冲信号的周期个数通过正信号输出端输出一个正信号，通过反信号输出端输出一个反信号，且将正信号输出至与第一个时序控制单元连接的下一级时序控制单元和第二逻辑输出单元，将反信号输出至第三逻辑输出单元，各个时序控制单元中除第一个时序控制单元外剩余的每一级时序控制单元根据与其连接的上一级时序控制单元输出的正信号通过正信号输出端输出一个正信号，通过反信号输出端输出一个反信号，且将正信号输出至与其连接的下一级的时序控制单元和第四逻辑输出单元，将反信号输出至第五逻辑输出单元，各个逻辑输出单元中除所述第一逻辑输出单元外剩余的逻辑输出单元中的一个逻辑输出单元输出有效电平信号。2.根据权利要求1所述的选择电路，其特征在于，时序控制单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器；所述第一反相器的输入端与所述时钟脉冲单元的输出端或与其连接的上一级时序控制单元的输出端连接，所述第一反相器的输出端分别与所述第三PMOS管的栅极、所述第三NMOS管的栅极和所述第二反相器的输入端连接，所述第二反相器的输出端分别与所述第一NMOS管的栅极和第五PMOS管的栅极连接，所述第二PMOS管的源级与第一电源连接，所述第二PMOS管的漏极与所述第三PMOS管的源级连接，所述第三PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管...

【专利技术属性】
技术研发人员：余俊，易海平，
申请(专利权)人：深圳指芯智能科技有限公司，
类型：发明
国别省市：广东,44