一种基于FPGA实现的视频接口扩展装置及方法制造方法及图纸

本发明专利技术提供了一种基于FPGA实现的视频接口扩展装置，包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。本发明专利技术的优点在于：可低成本的扩展视频接口，实现多路视频同时输入；本发明专利技术还提供了一种基于FPGA实现的视频接口扩展方法。本发明专利技术的优点在于：可低成本的扩展视频接口，实现多路视频同时输入。

【技术实现步骤摘要】
一种基于FPGA实现的视频接口扩展装置及方法
本专利技术涉及一种视频接口扩展装置及方法，特别指一种基于FPGA实现的视频接口扩展装置及方法。
技术介绍
随着信息技术的进步，人们越来越多的使用视频会议，进行远程商讨工作，提高工作效率。视频会议即指位于两个或多个地点的人们，通过通信设备和网络，进行在线交谈的会议，需要把多个的视频源，实时且高清的接入到视频会议的设备上并传给对端。但是现有的CPU，大部分都未集成HDMI、VGA这类的视频输入接口，若需要使用视频功能，传统的做法有如下两种方法：其一是通过CPU上的MIPI、BT1120等接口进行转接，其二是采用多个CPU的方案进行处理，其三是外接视频矩阵。但是传统的做法存在有如下缺陷：方法一存在CPU的接口有限，拥有较多接口的CPU又很少，当需要多个HDMI、VGA输入时一个CPU无法处理的问题；方法二存在设计方案复杂、成本高，多CPU处理后视频图像的延时会加长，影响使用体验的问题；方法三存在成本高，且不方便对CPU进行控制的问题。
技术实现思路
本专利技术要解决的技术问题之一，在于提供一种基于FPGA实现的视频接口扩展装置，用于扩展视频接口，实现多路视频同时输入，降低扩展成本。本专利技术是这样实现技术问题之一的：一种基于FPGA实现的视频接口扩展装置，包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。进一步地，所述FPGA包括一视频缩放IP模块、一第二存储器、一总线接口以及一成帧模块；各所述视频接口接收转换芯片的输出端均与所述视频缩放IP模块的输入端连接，所述视频缩放IP模块的输出端与所述第二存储器的输入端以及所述总线接口连接；所述第二存储器的输出端与所述成帧模块的输入端连接，所述成帧模块以及所述总线接口与所述CPU连接；所述第二存储器与所述第一存储器连接。进一步地，所述第二存储器为FIFO存储器；所述成帧模块为BT1120接口时序的成帧模块。进一步地，所述总线接口为I2C接口。进一步地，所述第一存储器为DDR3存储器。进一步地，所述视频接口接收转换芯片为HDMI转BT1120接口芯片或者VGA转RGB接口芯片。本专利技术要解决的技术问题之二，在于提供一种基于FPGA实现的视频接口扩展方法，用于扩展视频接口，实现多路视频同时输入。本专利技术是这样实现技术问题之二的：一种基于FPGA实现的视频接口扩展方法，所述方法需使用如权利要求1至6任一所述的扩展装置，所述方法包括如下步骤：步骤S1、FPGA通过总线接口接收CPU发送的视频通道选通的配置数据以及视频分辨率配置数据，并进行配置；步骤S2、通过选通的各视频接口接收转换芯片将视频数据输入至视频缩放IP模块；步骤S3、视频缩放IP模块将各通道输入的视频数据缩放至设定的分辨率，并进行降噪处理；步骤S4、视频缩放IP模块将处理后的视频数据缓存至第二存储器；步骤S5、第二存储器将接收到的各通道的视频数据的时钟转换成第一时钟，并将视频数据存储至第一存储器；步骤S6、读取第一存储器一通道的视频数据加入通道标识后缓存至第二存储器；步骤S7、第二存储器将接收到视频数据的时钟转换为输出的第二时钟，并输出给成帧模块；步骤S8、成帧模块将视频数据打包成BT1120格式，提高视频输出帧率，通过BT1120接口发送视频数据给CPU；步骤S9、判断一通道的多帧图像传输是否完成，若完成，则进入步骤S10；若未完成，则继续传输；步骤S10、判断视频数据输入是否停止，若停止，则进入步骤S11；若未停止，则读取下一通道的视频数据加入通道标识后缓存至第二存储器，并进入步骤S7；步骤S11、CPU将接收到的BT1120格式的视频数据按通道标识顺序进行读取分离，从而完成多路视频的接收。进一步地，所述步骤S5中，所述存储至第一存储器具体为：存储数据时，为每个通道的视频数据分别设置一第一DDR3缓存空间、一第二DDR3缓存空间以及一第三DDR3缓存空间；在写第一DDR3缓存空间时，则读第三DDR3缓存空间；在写第二DDR3缓存空间时，则读第一DDR3缓存空间；在写第三DDR3缓存空间时，则读第二DDR3缓存空间。进一步地，所述步骤S6中，所述加入通道标识具体为：将各通道的视频数据的一帧图像的第一个数据改为通道标识。进一步地，所述步骤S8中，所述视频输出帧率＝视频输入的帧率×通道数。本专利技术的优点在于：1、通过所述FPGA对输入的视频进行时分复用，实现多路视频的同时输入，有效解决CPU接口不够的问题，且成本不高。2、通过所述视频缩放IP模块对输入的视频进行缩放以及降噪处理，代替了CPU对视频的处理，大大的节约了CPU的资源。3、通过所述总线接口，实现对输入的视频源的分辨率进行设置，切换输入的视频源。4、DDR存储器存储数据时，为每个通道的视频分别设置一第一DDR缓存空间、一第二DDR缓存空间以及一第三DDR缓存空间，有效避免视频读写冲突，降低时延。附图说明下面参照附图结合实施例对本专利技术作进一步的说明。图1是本专利技术一种基于FPGA实现的视频接口扩展装置的电路原理框图。图2本专利技术一种基于FPGA实现的视频接口扩展方法的流程图。附图说明：100-扩展装置，1-FPGA，2-视频接口，3-第一存储器，4-CPU，11-视频缩放IP模块，12-第二存储器，13-总线接口，14-成帧模块。具体实施方式请参照图1至图2所示，本专利技术一种基于FPGA实现的视频接口扩展装置100的较佳实施例，包括一FPGA1、复数个视频接口接收转换芯片2，一第一存储器3以及一CPU4；所述CPU4采用R3288、Hi3156或者Hi3798；所述视频接口接收转换芯片2的输出端与所述FPGA1的输入端连接，所述视频接口接收转换芯片2用于将输入的HDMI视频转成BT1120接口数据；所述第一存储器3与所述FPGA1连接；所述FPGA1与所述CPU4连接。所述FPGA1包括一视频缩放IP模块11、一第二存储器12、一总线接口13以及一成帧模块14；所述视频缩放IP模块11用于对输入的视频进行缩放、滤波处理；所述第二存储器12用于时钟转换，匹配视频缩放IP模块11以及第一存储器3的时钟；所述总线接口13用于与所述CPU4进行通信，接收所述CPU4下发的分辨率设置、切换视频源的命令；所述成帧模块14用于将接收到视频数据做成BT1120的格式，依次输出各个通道的视频数据给所述CPU4；各所述视频接口接收转换芯片2的输出端均与所述视频缩放IP模块11的输入端连接，所述视频缩放IP模块11的输出端与所述第二存储器12的输入端以及所述总线接口13连接；所述第二存储器12的输出端与所述成帧模块14的输入端连接，所述成帧模块14以及所述总线接口13与所述CPU4连接；所述第二存储器12与所述第一存储器3连接。所述第二存储器12为FIFO存储器，用于时钟转换，匹配视频缩放IP模块11以及第一存储器3的时钟；所述成帧模块14为BT1120接口时序的成帧模块，用于将个通道的视频数据按顺序一帧一帧做成BT1120的数据格式依次传给所述CPU4。所述总线接口13为I2C接口，用于将处理后的视频发送本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现的视频接口扩展装置，其特征在于：包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。

【技术特征摘要】
1.一种基于FPGA实现的视频接口扩展装置，其特征在于：包括一FPGA、复数个视频接口接收转换芯片，一第一存储器以及一CPU；所述视频接口接收转换芯片的输出端与所述FPGA的输入端连接；所述第一存储器与所述FPGA连接；所述FPGA与所述CPU连接。2.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述FPGA包括一视频缩放IP模块、一第二存储器、一总线接口以及一成帧模块；各所述视频接口接收转换芯片的输出端均与所述视频缩放IP模块的输入端连接，所述视频缩放IP模块的输出端与所述第二存储器的输入端以及所述总线接口连接；所述第二存储器的输出端与所述成帧模块的输入端连接，所述成帧模块以及所述总线接口与所述CPU连接；所述第二存储器与所述第一存储器连接。3.如权利要求2所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述第二存储器为FIFO存储器；所述成帧模块为BT1120接口时序的成帧模块。4.如权利要求2所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述总线接口为I2C接口。5.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述第一存储器为DDR3存储器。6.如权利要求1所述的一种基于FPGA实现的视频接口扩展装置，其特征在于：所述视频接口接收转换芯片为HDMI转BT1120接口芯片或者VGA转RGB接口芯片。7.一种基于FPGA实现的视频接口扩展方法，其特征在于：所述方法需使用如权利要求1至6任一所述的扩展装置，所述方法包括如下步骤：步骤S1、FPGA通过总线接口接收CPU发送的视频通道选通的配置数据以及视频分辨率配置数据，并进行配置；步骤S2、通过选通的各视频接口接收转换芯片将视频数据输入至视频缩放IP模块；步骤S3、视频缩放IP模...

【专利技术属性】
技术研发人员：高计丰，易江瑜，陈传前，
申请(专利权)人：福建星网智慧科技股份有限公司，
类型：发明
国别省市：福建,35