【技术实现步骤摘要】
一种基于Iodelay固件的AD采样自校准系统和方法
本专利技术涉及数字信号处理
，尤其涉及一种基于Iodelay固件的AD采样自校准系统和方法。
技术介绍
随着数字信号处理技术的不断发展以及FPGA可编程器件工艺技术的提升，FPGA与AD之间的速率也越来越高。目前绝大部分AD输出的是并行数据，FPGA根据AD提供的采样时钟来采样数据。由于高频率的采样时钟和数据在传输过程中会出现相位抖动，最终会导致FPGA端采样到错误的数据。目前解决这一问题的方法是在FPGA端采用Iodelay模块对采样时钟和数据的相位进行微调，使采样时钟恰好位于数据中间，这样就能保证采样的数据是正确的了。但由于受器件温度、电压波动等因素的影响，每次上电之后AD输出的采样时钟和数据的相位都不是固定的，因此需要在FPGA端对数据和采样时钟的相位进行手动调节。现有技术对数据和时钟的相位进行调整是通过手动的方法来设置Iodelay的延时参数，获取最佳延时参数的方法为调整Iodelay的延时参数值，然后观察采样后的数据波形。若采样后的数据波形较差(有毛刺)则继续调整Iodelay的延时参数值，直到...
【技术保护点】
1.一种基于Iodelay固件的AD采样自校准系统，其特征在于，包括：差分转单端模块，用于将AD输出的差分数据转换成单端串行数据，以及用于将AD输出的差分时钟转换成单端时钟；时钟复位信号产生模块，用于根据所述单端时钟产生时钟复位信号同时送入Iodelay固件模块、延时参数自校准模块和Inserdes模块；Iodelay固件模块，用于对所述单端串行数据进行延时处理得到延时后的串行数据；延时参数自校准模块，用于根据所述延时后的串行数据计算出最佳延时参数，并根据所述最佳延时参数对所述Iodelay固件模块进行延时参数校准；Inserdes模块，用于将所述延时后的串行数据转换成并行数据后对外输出。
【技术特征摘要】
1.一种基于Iodelay固件的AD采样自校准系统，其特征在于，包括：差分转单端模块，用于将AD输出的差分数据转换成单端串行数据，以及用于将AD输出的差分时钟转换成单端时钟；时钟复位信号产生模块，用于根据所述单端时钟产生时钟复位信号同时送入Iodelay固件模块、延时参数自校准模块和Inserdes模块；Iodelay固件模块，用于对所述单端串行数据进行延时处理得到延时后的串行数据；延时参数自校准模块，用于根据所述延时后的串行数据计算出最佳延时参数，并根据所述最佳延时参数对所述Iodelay固件模块进行延时参数校准；Inserdes模块，用于将所述延时后的串行数据转换成并行数据后对外输出。2.根据权利要求1所述的系统，其特征在于，所述延时参数自校准模块包括数据边沿检测模块、自校准状态机、延时参数设置模块；所述数据边沿检测模块，用于检测所述延时后的串行数据的边沿以确定输入数据的变化；所述自校准状态机，用于根据所述延时后的串行数据计算出最佳延时参数；所述延时参数设置模块，用于将所述最佳延时参数加载至所述Iodelay固件模块。3.根据权利要求2所述的系统，其特征在于，所述自校准状态机计算得到所述最佳延时参数包括：当所述数据边沿检测模块检测到输入的所述延时后的串行数据的边沿发生第一次变化时，所述自校准状态机保存第一延时参数；当所述数据边沿检测模块检测到输入的所述延时后的串行数据的边沿发生第二次变化时，所述自校准状态机保存第二延时参数；所述自校准状态机根据所述第一延时参数和第二延时参数计算得到最佳延时参数。4.根据权利要求2或3所述的系统，其特征在于，系统上电后复位释放前，所述自校准状态机处于空闲状态；复位释放后，所述自校准状态机处于初始化状态使得延时参数的初始值为0；所述自校准状态机跳转至第一调整状态，所述延时参数进行自加操作，当所述数据边沿检测模块检测到输入的所述延时后的串行数据的第一个边沿时，所述自校准状态机跳转至第一记录状态同时所述延时参数停止进行自加操作，并将当前所述延时参数记为第一延时参数保存到第一寄存器中；所述自校准状态机跳转至第二调整状态，所述延时参数继续进行自加操作，当所述数据边沿检测模块检测到输入的所述延时后的串行数据的第二个边沿时，所述自校准状态机跳转至第二记录状态同时所述延时参数停止进行自加操作，并将当前所述延时参数记为第二延时参数保存到第二寄存器中；所述自校准状态机跳转至计算参数状态，根据所述第一寄存器中保存的第一延时参数和所述第二寄存器中保存的第二延时参数计算均值得到所述最佳延时参数；所述自校准状态机跳转至设置参数状态，使得所述延时参...
【专利技术属性】
技术研发人员：毛园园，段刘刚，费炳超，袁进威，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。