构造LDPC码校验矩阵的方法及LDPC码编译方法技术

本发明专利技术公开了构造LDPC码校验矩阵的方法及LDPC码编译方法，属于LDPC码领域，解决的问题是通过LDPC码进行编码时查找资料速度慢以及存储空间大；其方法包括：基于变量节点的数目和列累计错误率阈值，构造多个维数相同且权重相同的次矩阵，且每个次矩阵均为单位矩阵的循环移位矩阵；构造校验矩阵,校验矩阵的列累计错误率低于列累计错误率阈值；通道错误率增加导致列累计错误率超出列累计错误率阈值时，通过减小权重或增加校验节点的方式重构次矩阵；步骤（2）或（3）中的校验矩阵，其每个非零元素的位置通过离散方程存储。该LDPC码编译方法通过上述方法构造校验矩阵。该方法可简化计算过程，减少存储空间。

Construction of LDPC Code Check Matrix and LDPC Code Compiling Method

The invention discloses a method of constructing LDPC code check matrix and a method of LDPC code compiling, belonging to the field of LDPC code. The problem solved is that the speed of searching data is slow and the storage space is large when LDPC code is coded. The method includes: constructing multiple sub-matrices with the same dimension and weight based on the number of variable nodes and the threshold of column accumulative error rate, and each sub-matrix is a unit. The cyclic shift matrix of the matrix; the construction of the check matrix, the cumulative error rate of the column of the check matrix is lower than the threshold of the cumulative error rate of the column; when the increase of the channel error rate causes the cumulative error rate of the column to exceed the threshold of the cumulative error rate of the column, the sub-matrix is reconstructed by reducing the weight or increasing the check nodes; and the position of each non-zero element of the check matrix in step (2) or (3) is discretized. Equation storage. The LDPC encoding method constructs the check matrix by the above method. This method can simplify the calculation process and reduce the storage space.

【技术实现步骤摘要】
构造LDPC码校验矩阵的方法及LDPC码编译方法
本专利技术涉及LDPC码领域，具体地说是构造LDPC码校验矩阵的方法及LDPC码编译方法。
技术介绍
LDPC（英文全称为Low-DensityParity-Check，中文翻译为低密度奇偶校验）码是一种具有稀疏校验矩阵的分组码。其校验矩阵稀疏性，保证了其译码复杂度以及最小码距都只随着码长呈现线性增加。鉴于LDPC码优异的错误校验和更正能力，现有的4G/5G无线通信、以太网通信以及SSD控制器中的错误更正均使用LDPC码。构造二进制LDPC码实际上为构造一个稀疏矩阵H作为码的校验矩阵，通常是将一个全零矩阵的一小部分元素替换为1，使得替换后的矩阵各行和各列具有所要求的数目的非零元素；为保证构造出的码可用，构造的校验矩阵需满足如下条件：1、无短环，2、无低码重码字、3、码间最小距离尽可能大。通过随机构造法构造的码性能很好，但是校验矩阵具有不规律性，存在校验矩阵存储读取困难、编码复杂度高等问题，相对难以实现。QC-LDPC（英文全称为Quasi-CyslicLow-DensityParity-Check，中文翻译为准循环低密度奇偶检验）码为LDPC码的一个重要子类，其检验矩阵具有准循环形式，其奇偶检验矩阵可以分为多个大小相等的方阵，每个方阵都是单位矩阵的循环移位矩阵或者全零矩阵，相对LDPC码的校验矩阵便于存储器的存储和寻址。目前实际应用中使用的LDPC码大都使用这种校验矩阵构造方法。QC-LDPC码校验矩阵的子矩阵具有如下特征：每个子矩阵是一个方阵；循环子矩阵的任一行（列）都是上一行（列）向右移动一位得到的，特别的，矩阵的第一行（列）由最后一行（列）循环右移一位得到；循环矩阵完全可以由其第一行或者第一列决定。即QC-LDPC码的校验矩阵是由许多维数相同的循环子矩阵构成。在存储过程中，仍需耗费内存储循环子矩阵中非零元素的位置，从而导致QC-LDPC查找资料速度慢以及存储空间大的问题。如何提供一种构造校验矩阵的方法克服通过LDPC码进行编码时查找资料速度慢以及存储空间大的问题，是需要解决的技术问题。
技术实现思路
本专利技术的技术任务是提供一种构造校验矩阵的方法，来解决通过LDPC码进行信达编码时查找资料速度慢以及存储空间大的问题。本专利技术的技术任务是按以下方式实现的：构造LDPC码校验矩阵的方法，包括如下步骤：（1）、基于变量节点的数目和列累计错误率阈值，构造多个维数相同且权重相同的次矩阵，且每个次矩阵均为单位矩阵的循环移位矩阵；（2）、通过上述多个次矩阵构造的校验矩阵,校验矩阵的列累计错误率低于列累计错误率阈值；（3）、通道错误率增加导致列累计错误率超出列累计错误率阈值时，通过减小权重或增加校验节点的方式重构次矩阵，使得校验矩阵的列累计错误率低于列累计错误率阈值；（4）、步骤（2）或（3）中列累计错误率低于列累计错误率阈值的校验矩阵，其每个非零元素的位置通过离散方程存储。每个变量节点在不同通道上均统计有错误率，即每个变量节点在对应通道上均有相应的通道错误率。校验矩阵中每一列或者每个校验节点对应的变量节点组合起来，通道错误率相对累计；当通道错误率过高时，导致很多列或者校验节点发生错误，便导致信息比特传输错误不可更正，所以当变量节点升高时，每一列或者校验节点相关的变量节点应该要减少。基于此，本专利技术通过通道错误率和检验节点的数目为判断准则，通过重构次矩阵的方式重构校验矩阵，使得校验矩阵的列累计错误率低于列累计错误率的阈值，避免信息特比编译过程中错误不可更正。该构造LDPC码校验矩阵的方法，适用于有线通信、无线通信以及闪存等LDPC码编译。进一步的，步骤（3）中，当校验节点的数目能够更正列累计错误时，通过减小次矩阵的权重的方式重构次矩阵；当前校验节点的数目不足以更正列累计错误时，通过增加校验节点的方式重构次矩阵。作为优选，应用于记忆信道，且所述记忆信道能够计算并存储信息比特传输错误次数以及信息比特传输错误位置；当在信息比特传输错误位置处的信息比特传输错误次数达到阈值时，导致校验矩阵的列累计错误率超出列累计错误率阈值，通过增加校验节点的方式重构次矩阵，使得校验矩阵的列累计错误率低于列累计错误率阈值。进一步的，通过增加校验节点的方式重构次矩阵，包括如下步骤：对上述次矩阵进行移位处理，由移位处理后的次矩阵重构校验矩阵，重构的校验矩阵能够满足：校验矩阵中每一行次矩阵阵列中的非零元素和相邻的另一行次矩阵阵列中的非零元素完全错开排列。进一步的，通过增加校验节点的方式重构次矩阵，包括如下步骤：在次矩阵的权重不变的基础上扩展次矩阵并实现次矩阵的列扩展，由扩展后的次矩阵重构校验矩阵。进一步的，步骤（4）包括如下步骤：通过离散方程存储校验矩阵中初始非零元素的位置，并存储校验矩阵中除初始非零元素外剩余任一个非零元素和与其相邻的上一个非零元素之间的距离差值。进一步的，所述列累计错误率的计算公式为：；其中，为单个变量节点在通道的错误率；为校验矩阵每行中变量节点为非零元素的数目。进一步的，所述次矩阵为准循环矩阵。LDPC码编译方法，包括如下步骤：通过如上述任一项所述的构造LDPC码校验矩阵的方法生成校验矩阵，通过上述校验矩阵对信息比特进行编码或译码。进一步的，当信息比特的码长度达到码长阈值时，将信息比特进行分组，对于每组信息比特通过如上述任一项所述的构造LDPC码校验矩阵的方法生成校验矩阵，通过校验矩阵对与其对应的一组信息比特进行编码或译码。本专利技术的一种构造LDPC码校验矩阵的方法及LDPC码编译方法具有以下优点：1、通道错误率导致校验矩阵的列累计错误率增加，当校验矩阵的列累计错误率超过列累计错误率阈值时，根据当前校验节点的数目判断是否重构次矩阵，以实现用于编译码的校验矩阵的列累计错误率低于列累计错误率阈值，与现有传统QC-LDPC以及其它构造LDPC码校验矩阵的方法相比，利用通道特性构造检验矩阵，可简化计算过程；2、通过离散方程存储校验矩阵中的非零元素，且存储方式为存储校验矩阵中初始非零元素的位置，并存储校验矩阵中除初始非零元素外剩余任一个非零元素和与其相邻的上一个非零元素之间的距离差值，减少了存储校验矩阵中非零元素的位置所消耗的内存，并便于快速查找校验矩阵中的非零元素；3、对于信息比特的码长长度达到阈值的信息比特进行分组，对每组信息比特分别构造校验矩阵，从而不必等所有信息比特完整后才开始执行LDPC编码或译码工作，缩短了编码及译码时间，且与校验节点相关的变量节点变少，从而减少占据的存储空间。附图说明下面结合附图对本专利技术进一步说明。附图1为实施例1构造LDPC码校验矩阵的方法的流程框图；附图2实施例1中由初始次矩阵构造的校验矩阵。具体实施方式参照说明书附图和具体实施例对本专利技术的构造LDPC码校验矩阵的方法及LDPC码编译方法作以下详细地说明。实施例1：如附图1所示，本专利技术的构造LDPC码校验矩阵的方法，可应用于有线通信、无线通信或者闪存等信道的LDPC码编译，在数字传输中，信息比特由于噪声、干扰、失真或比特同步错误而导致在信息比特有有一定概率通信信道上被错误传输，即通道错误率。通道错误率增加导致校验矩阵的列累计错误率增加，当信道对应的校验矩阵的列累计错误率增加至超过预设的列累计错误率阈值，本文档来自技高网...

【技术保护点】
1.构造LDPC码校验矩阵的方法，其特征在于包括如下步骤：（1）、基于变量节点的数目和列累计错误率阈值，构造多个维数相同且权重相同的次矩阵，且每个次矩阵均为单位矩阵的循环移位矩阵；（2）、通过上述多个次矩阵构造的校验矩阵, 校验矩阵的列累计错误率低于列累计错误率阈值；（3）、通道错误率增加导致列累计错误率超出列累计错误率阈值时，通过减小权重或增加校验节点的方式重构次矩阵，使得校验矩阵的列累计错误率低于列累计错误率阈值；（4）、步骤（2）或（3）中列累计错误率低于列累计错误率阈值的校验矩阵，其每个非零元素的位置通过离散方程存储。

【技术特征摘要】
1.构造LDPC码校验矩阵的方法，其特征在于包括如下步骤：（1）、基于变量节点的数目和列累计错误率阈值，构造多个维数相同且权重相同的次矩阵，且每个次矩阵均为单位矩阵的循环移位矩阵；（2）、通过上述多个次矩阵构造的校验矩阵,校验矩阵的列累计错误率低于列累计错误率阈值；（3）、通道错误率增加导致列累计错误率超出列累计错误率阈值时，通过减小权重或增加校验节点的方式重构次矩阵，使得校验矩阵的列累计错误率低于列累计错误率阈值；（4）、步骤（2）或（3）中列累计错误率低于列累计错误率阈值的校验矩阵，其每个非零元素的位置通过离散方程存储。2.根据权利要求1所述的构造LDPC码校验矩阵的方法，其特征在于步骤（3）中，当校验节点的数目能够更正列累计错误时，通过减小次矩阵的权重的方式重构次矩阵；当前校验节点的数目不足以更正列累计错误时，通过增加校验节点的方式重构次矩阵。3.根据权利要求1所述的构造LDPC码校验矩阵的方法，其特征在于应用于记忆信道，且所述记忆信道能够计算并存储信息比特传输错误次数以及信息比特传输错误位置；当在信息比特传输错误位置处的信息比特传输错误次数达到阈值时，导致校验矩阵的列累计错误率超出列累计错误率阈值，通过增加校验节点的方式重构次矩阵，使得校验矩阵的列累计错误率低于列累计错误率阈值。4.根据权利要求2或3所述的构造LDPC码校验矩阵的方法，其特征在于通过增加校验节点的方式重构次矩阵，包括如下步骤：对上述次矩阵进行移位处理，由移位处理后的次...

【专利技术属性】
技术研发人员：毕鉴忠，
申请(专利权)人：山东存储之翼电子科技有限公司，
类型：发明
国别省市：山东,37