基于阻尼因子频率补偿和直流失调消除的三级运算放大器制造技术

本发明专利技术涉及一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，包括：第一放大器、第二放大器、第三放大器、阻尼因子控制模块、第一补偿电容和第四放大器。本发明专利技术提供的基于阻尼因子频率补偿和直流失调消除的三级运算放大器通过增加第一补偿电容Cm1和阻尼因子控制模块，有效地抑制出现在单位增益带宽附近的尖峰效应并可以减小第一补偿电容Cm1的值，增加放大器的单位增益带宽。同时，通过在该三级运算放大器的第三放大器AMP3中加入亚阈值反馈运放，有效地抑制了运放的直流失调。

A Three-stage Operational Amplifier Based on Damping Factor Frequency Compensation and DC Offset Elimination

The invention relates to a three-stage operational amplifier based on frequency compensation of damping factor and elimination of DC offset, including a first amplifier, a second amplifier, a third amplifier, a damping factor control module, a first compensation capacitor and a fourth amplifier. By adding the first compensation capacitor Cm1 and the damping factor control module, the three-stage operational amplifier provided by the invention can effectively suppress the spike effect near the unit gain bandwidth, reduce the value of the first compensation capacitor Cm1 and increase the unit gain bandwidth of the amplifier. At the same time, by adding a sub-threshold feedback operational amplifier to the third amplifier AMP3 of the three-stage operational amplifier, the direct-loss tuning of the operational amplifier is effectively suppressed.

【技术实现步骤摘要】
基于阻尼因子频率补偿和直流失调消除的三级运算放大器
本专利技术属于集成电路设计领域，具体涉及一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器
技术介绍
运算放大器(简称：运放)是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。它是一种带有特殊耦合电路及反馈的放大器。其输出信号可以是输入信号加、减或微分、积分等数学运算的结果。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，大部分的运放是以单芯片的形式存在。运放的种类繁多，广泛应用于电子行业当中。实际中，为了得到足够大的放大倍数或考虑到输入电阻、输出电阻等特殊要求，放大器往往由多级电路组成，把信号经过多次放大，从而得到所需的放大倍数。现如今，随着集成电路的电源电压的快速下降，越来越多的电路设计者注意到了低压多级放大器的重要性。然而相较于单级放大器，多级放大器的带宽变低了。因此很多的频率补偿技术被提出来，用于提高放大器的带宽。相较于简单的密勒补偿和嵌套密勒补偿(NMC)，一些先进的补偿技术虽然能提高带宽，但都不明显。另外，一般的多级放大器由于输入信号的偏移或输入差分管的不匹配会在输入端产生直流失调，从而信号经过放大后在输出端也产生一个直流失调，并且在一个小的偏移内会使放大器的直流增益快速下降，恶化电路性能。因此，如何有效增大多级放大器的带宽和消除直流失调成为集成电路设计的一个重要内容。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供了一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，包括：第一放大器、第二放大器、第三放大器、阻尼因子控制模块、第一补偿电容和第四放大器；其中，所述第一放大器的输出端连接所述第二放大器的输入端，用于增益放大；所述第二放大器的输出端连接所述第三放大器的输入端，用于增益放大；所述第三放大器用于提高增益并消除直流失调；所述第一补偿电容连接在所述第一放大器的输出端与第三放大器的输出端之间，用于提高相位裕度；所述阻尼因子控制模块连接所述第二放大器的输出端，用于提高运放的带宽和抑制尖峰效应；所述第四放大器连接在所述第一放大器的输入端与第三放大器的输出端之间，用于消除RHP零点的影响。在本专利技术的一个实施例中，所述阻尼因子控制模块包括：第二补偿电容和共源级放大器；其中，所述第二补偿电容连接在所述共源级放大器的输入端和输出端之间，且所述第二补偿电容与所述共源级放大器输入端连接的节点处连接所述第二比较器的输出端。在本专利技术的一个实施例中，共源级放大器包括：第一MOS管、第二MOS管和第二补偿电容；其中，所述第二MOS管的源极连接电源电压；所述第二MOS管的漏极连接所述第一MOS管的漏极；所述第二MOS管的栅极连接偏置电压；所述第二补偿电容连接在所述第一MOS管的漏极与栅极之间；所述第一MOS管的源极连接地电压；所述第一MOS管的栅极连接所述第二放大器的输出端。在本专利技术的一个实施例中，所述第一放大器为电流源做负载的共源级差分放大器；所述第二放大器为电流镜做负载的共源级差分放大器；所述第四放大器电流源做负载的共源级差分放大器。在本专利技术的一个实施例中，所述第三放大器包括：第一运放、第二运放、第三MOS管、第四MOS管、第五MOS管、第六MOS管和电流沉Iss；其中，所述第一运放的同相输入端、所述第二运放同相输入端、所述第三MOS管的漏极、所述第四MOS管的漏极、所述第五MOS管的漏极和所述第六MOS管的漏极均连接所述第三放大器的输出端；所述第一运放的反相输入端和所述第二运放的反相输入端均连接共模电压；所述第一运放的输出端连接所述第五MOS管的栅极；所述第二运放的输出端连接所述第六MOS管的栅极；所述第五MOS管的源极和所述第六MOS管的源极均连接电源电压；所述第三MOS管的源极和所述第四MOS管的源极均连接所述电流沉Iss的一端；所述电流沉Iss的另一端连接地电压。在本专利技术的一个实施例中，所述第三MOS管和所述第四MOS管为NMOS管；所述第五MOS管和所述第六MOS管为PMOS管。在本专利技术的一个实施例中，第一运放、第二运放均为亚阈值反馈运放，用于消除直流失调。在本专利技术的一个实施例中，所述亚阈值反馈运放包括：第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第三补偿电容、电流沉I0、电流沉I1和电流沉I2；其中，所述第九MOS管的源极和所述第十MOS管的源极连接电源电压；所述第九MOS管的栅极连接所述第九MOS管的漏极和所述第十MOS管的栅极；所述第七MOS管的漏极连接所述第九MOS管的漏极；所述第七MOS管的栅极连接共模电压；所述第八MOS管的漏极连接所述第十MOS管的漏极；所述第八MOS管的栅极连接所述第三放大器的输出端；所述第七MOS管的源极和所述第八MOS管的源极连接所述电流沉I0的一端；所述电流沉I0的另一端连接地电压；所述第十二MOS管的栅极连接所述第十MOS管的漏极；所述第三补偿电容连接在所述第十MOS管的漏极与所述第十一MOS管的源极之间；所述第十一MOS管的漏极连接电源电压；所述第十一MOS管的源极连接所述电流沉I1一端；所述电流沉I1另一端连接地电压端；所述第十一MOS管的栅极连接所述第十二MOS管的漏极；所述第十二MOS管的源极连接电源电压；所述第十二MOS管的漏极连接所述亚阈值反馈运放的输出端和所述电流沉I2的一端；所述电流沉I2的另一端连接地电压。在本专利技术的一个实施例中，所述第七MOS管和所述第八MOS管为NMOS管；所述第九MOS管、所述第十MOS管和所述第十二MOS管为PMOS管；所述第十一MOS管为源极跟随器。与现有技术相比，本专利技术的有益效果：1)本专利技术提供的基于阻尼因子频率补偿和直流失调消除的三级运算放大器通过增加第一补偿电容Cm1和阻尼因子控制模块，有效地抑制出现在单位增益带宽附近的尖峰效应并减小第一补偿电容Cm1的值，增加放大器的单位增益带宽。与一般的密勒补偿相比，它的带宽可以提高3倍左右；2)本专利技术提供的基于阻尼因子频率补偿和直流失调消除的三级运算放大器通过在该三级运算放大器的第三放大器中加入亚阈值反馈运放，有效地抑制了运放的直流失调。附图说明图1为本专利技术提供的一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器的结构示意图；图2为本专利技术提供的阻尼因子控制模块的电路结构示意图；图3为本专利技术提供的第三放大器的电路结构示意图；图4为本专利技术提供的亚阈值反馈运放的电路结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1至图4，图1为本专利技术提供的一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器的结构示意图；图2为本专利技术提供的阻尼因子控制模块的电路结构示意图；图3为本专利技术提供的第三放大器的电路结构示意图；图4为本专利技术提供的亚阈值反馈运放的电路结构示意图。一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，包括：第本文档来自技高网...

【技术保护点】
1.一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，其特征在于，包括：第一放大器(AMP1)、第二放大器(AMP2)、第三放大器(AMP3)、阻尼因子控制模块、第一补偿电容(Cm1)和第四放大器(AMP4)；其中，所述第一放大器(AMP1)的输出端连接所述第二放大器(AMP2)的输入端；所述第二放大器(AMP2)的输出端连接所述第三放大器(AMP3)的输入端；所述第一补偿电容(Cm1)连接在所述第一放大器(AMP1)的输出端与第三放大器(AMP3)的输出端之间；所述阻尼因子控制模块连接所述第二放大器(AMP2)的输出端；所述第四放大器(AMP4)连接在所述第一放大器(AMP1)的输入端与第三放大器(AMP3)的输出端之间。

【技术特征摘要】
1.一种基于阻尼因子频率补偿和直流失调消除的三级运算放大器，其特征在于，包括：第一放大器(AMP1)、第二放大器(AMP2)、第三放大器(AMP3)、阻尼因子控制模块、第一补偿电容(Cm1)和第四放大器(AMP4)；其中，所述第一放大器(AMP1)的输出端连接所述第二放大器(AMP2)的输入端；所述第二放大器(AMP2)的输出端连接所述第三放大器(AMP3)的输入端；所述第一补偿电容(Cm1)连接在所述第一放大器(AMP1)的输出端与第三放大器(AMP3)的输出端之间；所述阻尼因子控制模块连接所述第二放大器(AMP2)的输出端；所述第四放大器(AMP4)连接在所述第一放大器(AMP1)的输入端与第三放大器(AMP3)的输出端之间。2.根据权利要求1所述的三级运算放大器，其特征在于，所述阻尼因子控制模块包括：第二补偿电容(Cm2)和共源级放大器(AMP5)；其中，所述第二补偿电容(Cm2)连接在所述共源级放大器(AMP5)的输入端和输出端之间，且所述第二补偿电容(Cm2)与所述共源级放大器(AMP5)输入端连接的节点处连接所述第二比较器(AMP2)的输出端。3.根据权利要求2所述的三级运算放大器，其特征在于，共源级放大器(AMP5)包括：第一MOS管(M1)、第二MOS管(M2)和第二补偿电容(Cm2)；其中，所述第二MOS管(M2)的源极连接电源电压(VDD)；所述第二MOS管(M2)的漏极连接所述第一MOS管(M1)的漏极；所述第二MOS管(M2)的栅极连接偏置电压(Vbias)；所述第二补偿电容(Cm2)连接在所述第一MOS管(M1)的漏极与栅极之间；所述第一MOS管(M1)的源极连接地电压(GND)；所述第一MOS管(M1)的栅极连接所述第二放大器(AMP2)的输出端。4.根据权利要求1所述的三级运算放大器，其特征在于，所述第一放大器(AMP1)为电流源做负载的共源级差分放大器；所述第二放大器(AMP2)为电流镜做负载的共源级差分放大器；所述第四放大器(AMP4)电流源做负载的共源级差分放大器。5.根据权利要求1所述的三级运算放大器，其特征在于，所述第三放大器(AMP3)包括：第一运放(A1)、第二运放(A2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)和电流沉Iss；其中，所述第一运放(A1)的同相输入端、所述第二运放(A2)同相输入端、所述第三MOS管(M3)的漏极、所述第四MOS管(M4)的漏极、所述第五MOS管(M5)的漏极和所述第六MOS管(M6)的漏极均连接所述第三放大器(AMP3)的输出端；所述第一运放(A1)的反相输入端和所述第二运放(A2)的反相输入端均连接共模电压(VCM)；所述第一运放(A1)的输出端连接所述第五MOS...

【专利技术属性】
技术研发人员：王静宇，华羽峰，朱樟明，刘术彬，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61