基于3D堆栈内存架构的共享行缓冲系统及共享行缓冲器技术方案

本发明专利技术提供了一种基于3D堆栈内存架构的共享行缓冲方法、系统及共享行缓冲器，该共享行缓冲器，所述共享行缓冲器位于每个所述Rank的最底层，且靠近数据和地址总线位置；每个所述Rank分配两个所述共享行缓冲器。本发明专利技术的技术方案，节约了制造Row Buffer的原材料，并且明显提高了Row Buffer的命中率，提高了从内存存取数据的效率，同时缓解了“存储墙”问题。

Shared Line Buffer System and Shared Line Buffer Based on 3D Stack Memory Architecture

The present invention provides a shared line buffer method, system and shared line buffer based on 3D stack memory architecture. The shared line buffer is located at the bottom of each Rank and close to the data and address bus location. Each Rank allocates two shared line buffers. The technical scheme of the invention saves raw materials for manufacturing Row Buffer, improves the hit rate of Row Buffer, improves the efficiency of accessing data from memory, and alleviates the problem of \storage wall\.

【技术实现步骤摘要】
基于3D堆栈内存架构的共享行缓冲系统及共享行缓冲器
本专利技术基于3D堆栈内存架构，涉及与主存Bank相关的行缓冲设计领域，具体涉及针对Cache未命中的情况下，对主存行处理操作的优化方法和系统。
技术介绍
由于受制作工艺的影响，处理器的处理速度远大于内存。且迄今为止的计算机系统架构都是基于冯·诺依曼的“存储程序原理”，即将程序像数据一样存储到计算机内部的存储器中。因而，处理器和内存的处理速度“两极化”严重阻碍了计算机的整体性能，此也被称为“内存墙”问题。在冯·诺依曼的“存储程序原理”的计算机体系架构下，我们只能最大限度的缓解“内存墙”。而其中内存的性能起到决定性作用，可用“带宽”和“等待时间”来度量内存的性能。3D堆栈内存架构因其特性能缓解“内存墙”问题，其每层由典型的2D工艺制作的Die(晶圆)组成，层与层之间应用ThroughSiliconVias(TSVs，贯穿硅通孔)技术进行连接。与传统的2D存储架构不同，该3D堆栈内存将同一个Rank分布到不同的层间，进一步提高了并行性。但相关的3D堆栈内存架构仍采用了传统方式的RowBuffer(行缓冲)，即每个Bank分配一个RowB本文档来自技高网...

【技术保护点】
1.一种基于3D堆栈内存架构的共享行缓冲方法，其特征在于，所述3D堆栈内存设置共享行缓冲器，所述共享行缓冲器位于每个Rank的最底层，所述共享行缓冲器包括一Tag位，所述Tag位用于标识所述行缓冲器数据是否更新；所述方法包括：步骤1、当第一次从3D堆栈内存中取数据时，同时访问所述共享行缓冲器和Rank，将对应Rank中Bank的行取出至所述共享行缓冲器中，将所述共享缓冲器中的所述行的Tag置1，并记录其他相应数据；步骤2、当第二次从所述3D堆栈内存中取数据时，若所述共享行缓冲器未命中，则将Rank中Bank行取出至所述共享行缓冲器中Tag为0的行中，将该行Tag置1，并记录其他相应数据；同时将...

【技术特征摘要】
1.一种基于3D堆栈内存架构的共享行缓冲方法，其特征在于，所述3D堆栈内存设置共享行缓冲器，所述共享行缓冲器位于每个Rank的最底层，所述共享行缓冲器包括一Tag位，所述Tag位用于标识所述行缓冲器数据是否更新；所述方法包括：步骤1、当第一次从3D堆栈内存中取数据时，同时访问所述共享行缓冲器和Rank，将对应Rank中Bank的行取出至所述共享行缓冲器中，将所述共享缓冲器中的所述行的Tag置1，并记录其他相应数据；步骤2、当第二次从所述3D堆栈内存中取数据时，若所述共享行缓冲器未命中，则将Rank中Bank行取出至所述共享行缓冲器中Tag为0的行中，将该行Tag置1，并记录其他相应数据；同时将另一行Tag置0；步骤3、当Cache未命中时，同时对所述共享行缓冲器和Bank进行访问，若发现所述共享行缓冲器中某一行命中，则停止对Bank的访问，并将命中的该行的Tag置1，另一行Tag置0；步骤4、当处理后的数据存储到Bank中时，若所述共享行缓冲器包含所述处理后的数据的旧值，则对其进行更新；若所述共享行缓冲器中不包含所述处理后的数据的旧值，则执行所述步骤1和或步骤2。2.根据权利要求1所述的方法，其特征在于，所述步骤1、步骤2中的所述其他相应数据包括：BankNum位、RowNum位和行缓冲器数据；所述BankNum位用于记录Rank中Bank的序号；所述RowNum位用于记录Bank的行号；所述行缓冲器数据用于记录Bank中的某一行的数据内容。3.根据权利要求1所述的方法，其特征在于，所述共享行缓冲器位于每个所述Rank的最底层且靠近数据和地址总线位置。4.根据权利要求1所述的方法，其特征在于，每个所述共享行缓冲器的行数量为Rank数量的两倍。5.根据权利要求2所述的方法，其特征在于，每个所述共享行缓冲器中的每行，为Bank行、Tag、Bank号及4byte行号的总和。6.根据权利要求1所述的方法，其特征在于，所述共享行缓冲器包含两行。7.一种基于3D堆栈内存架构的共享行缓冲系统，其特征在于，在3D堆栈内存中，增加共享行缓冲器(Sha...

【专利技术属性】
技术研发人员：轩伟，叶笑春，范东睿，张浩，王达，
申请(专利权)人：北京中科睿芯科技有限公司，
类型：发明
国别省市：北京,11